中科院用DUV实现3nm级性能
中国科学院（CAS）据报道使用DUV光刻技术开发GAA晶体管，以实现3nm级性能，可能绕过对EUV光刻机的依赖。这是先进节点技术的一项重要研发里程碑。
中性
目前对现货价格或供应链可用性没有直接影响。
- Related manufacturers
- Chinese Academy of Sciences
- Impact score
- 5 / 100, low impact
中国科学院（CAS）据报道使用DUV光刻技术开发GAA晶体管，以实现3nm级性能，可能绕过对EUV光刻机的依赖。这是先进节点技术的一项重要研发里程碑。
目前对现货价格或供应链可用性没有直接影响。
ASML坚持使用激光产生等离子体(LPP)技术，计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好，但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划，短期现货价格影响中性。
TrendForce报告称中芯国际正联合国内设备商开发N7/N5节点背板供电技术，以应对EUV受限挑战。此举旨在通过替代路径维持先进制程的进一步扩展。
技术研发里程碑，暂无直接价格影响。
研究分析了PAB和PEB工艺参数对DUV浸没式光刻随机误差的影响。文章指出光刻胶烘烤过程存在化学图像平滑与保真度之间的权衡。
优化烘烤工艺有助于提升先进制程的良率与工艺稳定性。
NYCU与台积电合作发表论文，提出基于钼的准相位掩模技术。该技术旨在通过高反射率和最小化吸收来实现高对比度EUV成像，被视为EUV PSM技术的范式转变。目前属于技术趋势与研发里程碑，对现货价格及供需无直接冲击。
Intel与ASML宣布High NA EUV光刻机量产100万片晶圆，主要应用于Intel 18A工艺。剩余35万片由台积电、三星等用于测试，双方正合作开发6x12英寸光罩以解决视场减半问题。
High NA EUV产能扩张及未来AI芯片制造的技术突破。
三星计划于2028年率先在高NA EUV工艺下量产DRAM，为业界首创。TSMC也计划在2030年实现量产。
该技术路线图虽预示未来产能升级，但短期内对现货价格及供需无直接影响。
英特尔14A缺陷密度下降速度创22纳米以来最佳，CFO称自22nm以来从未见过。该节点计划2027年下半年风险量产，2028年大规模量产，技术难度高。
未来产能需求，但距量产尚有两年，目前对现货价格影响中性。
三星代工宣布推迟1.4nm工艺量产至2029年，并坚持使用2nm工艺三年。TSMC计划在2026年H2量产1.6nm A16工艺，三星则推迟High-NA EUV的应用。
该消息属于技术路线图调整，对当前现货价格无直接影响。
台积电与阳明交大团队开发出0.42纳米氧化铝界面，用于单层二硫化钼晶体管。该技术解决了二维半导体栅极介电层成核难题，实现了强电场控制与低漏电。
该技术属于基础研发突破，目前对现货价格及供需无直接影响。
CXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。
技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
EUV光刻机物镜由德国蔡司独揽，重达12吨且由4万零部件组成。该技术难度极高，加工需3个月，平整度要求为太平洋面积1mm偏差。
EUV供应链高度集中，技术壁垒极高，短期内难以突破。
imec与IBM路线图显示亚1nm芯片技术正加速演进。EUV系统、体素打印及2D材料成为关键推动力。
目前对现货价格及供需无直接交易影响。
台积电A14工艺性能与256Mb SRAM良率逼近90%，较四月提升约5%与10%。得益于N2代GAA技术的经验积累，A14开发进度显著快于N2。
AI与HPC客户强劲需求，但良率提升可能缓解未来供应压力。
Intel开始量产高NA EUV光刻设备，并应用于Intel 18A工艺的部分层。该设备由ASML制造，标志着先进制程技术的重要突破。
ASML高端光刻设备出货预期及Intel先进制程产能爬坡进度。
英特尔计划推出双面供电的14A Gen2工艺，将金属间距压缩至21纳米。此举旨在应对台积电与三星的1.4纳米技术攻势。
英特尔代工竞争力提升，但量产时间表仍存不确定性。
三星将1.4nm节点量产时间推迟至2029年。此举旨在优先发展2nm SF2及SF2P工艺产能。
技术路线图调整，短期供应无实质影响。
三星电子将1.4nm量产推迟至2029年，并将Exynos 2800处理器工艺从1.4nm切换至2nm。此举旨在优先发展2nm工艺并提升良率。
三星推迟1.4nm量产及Exynos 2800节点切换，显示其战略重心转向良率优化而非激进制程。
EUV光刻机虽受瞩目，但深紫外DUV光刻工艺才是维持先进芯片制造的关键。文章指出DUV通过多重曝光技术承担了EUV难以处理的复杂制程。
EUV 与 DUV 技术协同效应。
imec、ASML 与台积电在 300mm 晶圆上实现 50nm 接触栅极间距的二维互补晶体管集成。该成果采用单次 EUV 光刻与反向薄膜晶体管结构，验证了二维材料在先进逻辑工艺中的可行性。
关注：该技术路线图将二维半导体推向后硅时代，但预计 2041 年前难以量产。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |