NuAxi

主题追踪

Si Interposer

NuAxi 汇总 Si Interposer 相关的公开半导体新闻、产品动态与供应链信号，并按时间持续更新。

已收录 163 条相关快讯

最新动态

11月11日 周三

  1. 影响评分 0

    Nvidia推进OOI架构：将光学引擎从有机基板移至硅中介层，以提高互连密度并降低传输能耗

    DIGITIMES观察到，Nvidia正在推进光学_on_interposer（OOI，optics-on-interposer）架构，该架构将光学引擎从有机基板转移到硅中介层上，以提高互连密度并降低传输能耗。文中未给出实施时间表或量产状态，仅描述该架构的推进情况。

    GPUNvidiaDigiTimes Asia

11月9日 周一

  1. 影响评分 35

    英伟达董事会调查CEO黄仁勋相关事件 众议院三委员会要求其11月18日闭门简报

    英伟达董事会正调查CEO黄仁勋与一名被指为中国间谍者的关系事件，此事件发生在财报电话会召开前一周；据路透社报道，争议可能进一步拖累英伟达股价，并引发对黄仁勋未来领导地位的疑问。黄仁勋在11月8日致员工的消息中承认对妻子不忠并致歉，同时重申继续领导英伟达。《纽约时报》报道披露，黄仁勋与新加坡Megaspeed高管Alice Huang有染，而美国情报机构认定其为中方情报人员；Megaspeed向阿里巴巴及其他中国企业出租搭载英伟达芯片的算力，美国官员怀疑其协助向中国转运受限芯片。据路透社，自2022年以来美国出口管制旨在限制中国获取先进英伟达芯片及制造设备。黄仁勋声明后，英伟达董事会表示将由独立董事组成的委员会监督调查，尚未公布调查时间表。据美国众议院外交事务委员会，三个众议院委员会的共和党主席要求黄仁勋于11月18日进行闭门简报，并要求其在11月11日前确认或提议替代日期；该简报时段与特朗普11月16-19日的亚洲行程部分重叠。英伟达公共政策传播负责人John Rizzo表示'今天的消息不会拖慢英伟达，黄仁勋致力于不间断地继续担任CEO'。特朗普称黄仁勋'品德高尚'、'为国家做了了不起的事'；马斯克对'黄仁勋仍是其一代最伟大的企业家之一'的言论回复'我同意'。

    NVIDIA AI chipsNVIDIATrendForce

11月6日 周五

  1. 影响评分 5

    Gelsinger参投的Nagare Labs的Z2RAM承诺以DRAM密度实现SRAM速度：最新已发表单元在85°C下数据保持超过300秒，其余数字为预测值

    由Pat Gelsinger参投的佐治亚理工分拆公司Nagare Labs宣称，其无电容Z2RAM可在AI芯片上方以DRAM密度提供SRAM级速度。创始人论文显示，在最高85摄氏度测试下，其'折叠非对称增压'三晶体管单元数据保持超过300秒，而传统三晶体管设计在85°C下仅保持100毫秒；2025年自对准三晶体管单元在25°C下测得超过1,000秒的保持时间。Nagare预测Gen 1采用六层堆叠，密度为SRAM的5倍、速度比DRAM快14倍、读取能耗比SRAM低3倍，但公司拒绝提供实测的保持时间、延迟或能耗数据，这些头衔数字仍属预测。Datta表示'我们目前字面上还只是实验室原型'，Z2RAM tile的目标是在四年内送样，若能实现，量产出货将在下一个十年内；Nagare目前没有代工厂，正寻找研发代工与封装合作伙伴，Playground Global领投了该公司500万美元融资轮。

    Z2RAMSRAMDRAMNagare LabsTom's Hardware
  2. 影响评分 60

    英特尔EMIB良率达90%、利用率超90%，EMIB-T较台积电CoWoS-L/R成本最高低50%，预计2026年产能翻番

    快科技11月6日报道称，在台积电CoWoS先进封装产能持续紧缺的背景下，英特尔正将EMIB与EMIB-T技术作为AI芯片封装的关键替代方案推向台前。英特尔代工封装总监Kyu-oh Lee在2026年国际微电子封装研讨会上披露，EMIB的硅晶圆利用率超过90%，而传统全尺寸硅中介层方案利用率仅约60%；良率方面，英特尔EMIB良率已达90%水平，EMIB-T封装良率接近90%。据供应链评估，EMIB-T与台积电CoWoS-L/R之间的成本差距最高可达50%。客户方面：据Keybanc报告，联发科为谷歌定制的TPU v9x“Humu Fish”推理芯片已确认采用英特尔EMIB-T封装；联发科竞标Meta V3.5、微软Maia 400，以及博通竞标亚马逊AWS Trainium 4的方案中，EMIB-T均被纳入核心技术路径；亚马逊和谷歌也在评估将EMIB-T用于自研AI芯片；SK海力士正在测试其HBM4基础裸片与英特尔封装产线的接口兼容性，若通过认证将打开HBM在台积电封装生态之外的另一条通道。产能方面，英特尔已向中国台湾地区设备制造商下达大规模EMIB设备采购订单，预计2026年产能翻番（计划状态，尚未实现），优先供给谷歌、英伟达、SK海力士等核心客户。英特尔CFO大卫·津斯纳此前表示EMIB相关客户将带来数十亿美元级别的年收入潜力（收入预期，非已实现）。技术路线图方面：2026年量产的AI芯片封装尺寸最大为120×120毫米，集成12颗HBM和超过20个EMIB硅桥；开发中的下一代封装目标为120×180毫米、16颗以上HBM、至少38个EMIB；远期规划指向240×240毫米封装、超过32颗HBM和70个以上EMIB。

    EMIB先进封装EMIB-T先进封装HBM4基础裸片英特尔、台积电 等 10 家快科技产能变化

11月5日 周四

  1. 影响评分 30

    联发科据报挖角英特尔封装老将Navid Shahriari，继台积电 hire后再添大将，推进CoWoS–EMIB双封装策略

    据《自由时报》报道，联发科为强化数据中心与AI运算业务，聘请前英特尔高管Navid Shahriari担任高级副总裁，于11月9日到任，向公司总裁兼首席运营官汇报。他拥有37年半导体设计工程与先进封装经验，新职务将负责先进制程与良率平台、设计工艺协同优化、先进测试与封装、质量与可靠性，并将深化与台积电等供应链伙伴的合作。此前据路透社报道，联发科已于2026年5月聘请前台积电研发副总裁余振华（Douglas Yu）担任兼职顾问，支持先进封装开发与路线图规划。据ijiwei报道，联发科据报已就EMIB（Embedded Multi-die Interconnect Bridge）技术与英特尔合作，用于部分云端ASIC项目，包括与Google TPU计划相关的工作；路透社还报道该公司同时支持台积电CoWoS与英特尔EMIB两种技术，供客户选择。另据《中央社》报道，联发科首款AI加速器ASIC已于2026年9月开始出货，预计第四季产生约25亿美元收入；公司目标2027年AI ASIC收入约160亿美元、市占率20%，下一代加速器计划于2028年第一季度进入量产。

    EMIBCoWoSAI accelerator ASICMediaTek、Intel 等 3 家TrendForce
  2. 影响评分 0

    解析Navitas Claros IVR：数字控制如何向数千安培的功率传输扩展，收购已于2026年10月初完成

    据文章报道，Navitas已于2026年10月初完成对Claros的收购，称其为Navitas 2.0转型的决定性一步，并成立由Dan Kultran（Claros前联合创始人兼CEO）出任副总裁兼总经理的IVR业务部门。文章在近期网络研讨会背景及对Kultran的专访中介绍了Claros IVR技术：基本单元为10-A构建模块，可组合为40-A或160-A芯片；40-A芯片集成全部无源元件，尺寸3.3 × 3.6 mm，电流密度约3.4 A/mm²；通过PowerArray架构，一个主控可协调最多64颗芯片，40-A芯片可提供约2,500 A、160-A芯片约10,000 A；主机最多可寻址26个主控，40-A芯片理论上限约66,500 A、160-A芯片约266,000 A，但Kultran表示实际系统中每个电压域约700 A至1,200 A。每颗Claros IVR芯片内置控制器，通过自有高速总线以数字方式共享电流（每颗管芯用SenseFET感测并由片上ADC数字化）。输入标称3.3 V，输出通常为0.8 V及以下，转换比略高于4:1；当客户转向0.6 V左右核心电压时约5.5:1；Navitas正在开发直接由6 V降至核心电压的版本，计划对1 V核心达到6:1。产品形态包括置于处理器下方的P-IVR和嵌入处理器基板的E-IVR。CEO Chris Allexandre在研讨会上表示，公司确定的2030年TAM将从原350亿美元的GaN和SiC基础扩大到超过80亿美元，包含新JFET技术和Claros IVR。文章还提到现代GPU功率预计从2025年的约1.4 kW升至2028年的4.4 kW、2030年及以后远超10 kW，以及2026年10月Navitas与Microchip发布800 V转6 V参考设计（基于3月NVIDIA GTC上发布的功率输出板PDB）。

    Claros IVRP-IVRE-IVRNavitas、Claros 等 11 家Power Electronics News并购合作
  3. 影响评分 55

    英特尔据称宣传无中介层EMIB晶圆利用率超90%，展望未来AI芯片采用70多个桥接

    据ZDNet Korea报道，在台积电CoWoS产能趋紧的背景下，英特尔强调了其先进封装技术EMIB（Embedded Multi-die Interconnect Bridge）和EMIB-T作为替代方案。英特尔代工封装总监Kyu-oh Lee表示，EMIB使用小型局部硅桥而非全尺寸中介层，晶圆利用率超过90%，而基于中介层的设计约为60%。报道称EMIB-T在硅桥中集成TSV以实现供电，已引起业界积极关注，且据称正在美国大型科技公司中获得关注：Google的TPU v9系列的HumuFish和TriggerFish据称可能采用英特尔的EMIB-T，而WhaleFish预计使用台积电的CoWoS-L；据ZDNet报道，Amazon也据称计划在其定制AI芯片中采用EMIB-T。据Lee所述，2026年商业化的AI芯片封装尺寸最高达120×120毫米，集成12个HBM堆栈和20多个EMIB桥；正在开发中的AI芯片目标封装至少120×180毫米、16个及以上HBM堆栈和至少38个桥；英特尔展望240×240毫米封装、集成超过32个HBM堆栈和70多个EMIB桥。据报道，联电（UMC）在台湾和新加坡的晶圆厂使用成熟12英寸晶圆工艺制造EMIB硅桥。同时，据TrendForce，台积电的CoWoS-L预计在2026年支持5.5X曝光面积的封装，集成4个chiplet和12个HBM堆栈，并预计到2028年扩展至14X，容纳20个chiplet和20个HBM堆栈。上述客户采用均为据报道的计划或预期，尚未确认为已实现。原文未说明原因。

    EMIBEMIB-TTSVIntel、TSMC 等 5 家TrendForce

11月4日 周三

  1. 影响评分 50

    美光公布雄心勃勃的DRAM与NAND路线图：放弃4F²单元、1δ与G11 3D NAND计划2027年下半年量产，转向High-NA EUV、晶圆键合、新材料、3D DRAM与定制内存

    美光公布了未来数年的DRAM与NAND技术路线图（计划性质，非已实现结果）。DRAM方面，美光决定放弃生产4F²存储单元DRAM的计划（与CXMT、三星、SK hynix不同），原因是原文所述缺乏在其现有水平之外可行的微缩路径；路线图转向晶圆键合、High-NA EUV光刻、新材料及最终的3D DRAM，并继续基于6F²单元开发DRAM。现有1γ工艺已处于大批量生产，是美光首个采用EUV的DRAM节点；下一代1δ工艺处于良率爬坡阶段，计划于2027年下半年量产，美光预期其位密度较1γ提升mid-20%，并计划在美国制造1δ DRAM，用于下一代DDR、LPDDR、图形内存、HBM5、vHBM和vEIM产品；1ε工艺（采用晶圆键合）在开发中，未公布量产时间表；ζÅ节点处于早期开发，将引入High-NA EUV，尚未公布量产时间，且预计至少到2030年才会到来（三星和SK hynix计划2028年采用High-NA EUV）；ηÅ处于pathfinding阶段。美光同时开发两代3D DRAM（3D1和3D2），仅在具备成本与性能竞争力时引入，未公布架构、层数或密度目标；除1δ外，其余节点及3D DRAM均无确定的量产窗口。定制内存方面，从HBM4E起美光将同时提供标准与定制HBM产品，后续为定制HBM5E、vHBM和vEIM；第1代vEIM目标带宽2 TB/s、数据传输能耗低于1 pJ/bit。美光正与Meta合作优化面向数据中心的LPDDR6，预期LPDDR6较LPDDR5功耗降低约35%；并计划与主要客户合作开发目标带宽为DDR5两倍的DDR6。CMOS方面，美光预期2020至2030年间CMOS逻辑性能提升超过10倍。NAND方面，第11代G11 (N170) 3D NAND计划将有源层数从276层增至超过400层、采用晶圆-on-晶圆键合，预期位密度较G9 (N160) 翻倍（3D TLC器件推测从21 Gb/mm²提升至42 Gb/mm²）、I/O速度较G9提升50%（暗示约5,400 MT/s）、每bit数据传输能耗降低超过25%，并计划于2027年下半年量产；G11之后将依靠新材料与XYZ微缩继续演进；美光还在开发面向AI的High-IOPS AI NAND（SLC设计，产品目标约2,500万至1亿IOPS，未来几年上市）和High-Bandwidth AI NAND（TSV堆叠NAND加逻辑基板），并规划容量最高512 TB的SSD。上述所有量产与性能数据均为公司计划或预期，未实现。

    DRAMNANDHBMMicronTom's Hardware
  2. 影响评分 40

    格罗方德2026财年第三财季归母净亏损2.7亿美元，同比下降208%、环比下降262%，主因9月向美国政府发行990万普通股产生4.41亿美元非现金费用；营收18.99亿美元同比增长13%

    格罗方德（GlobalFoundries/格芯）于11月4日发布2026财年第三财季（2026年7月～2026年9月）报告：营业总收入18.99亿美元（约合126.93亿元人民币），同比增长13%、环比增长6%；毛利润5.71亿美元，同比增长36%、环比增长13%；IFRS毛利率30.1%，Non-IFRS毛利率31.4%为历史新高；归母净利润为-2.7亿美元（约合-18.05亿元人民币），同比下降208%、环比下降262%，原文说明主因9月向美国政府发行990万普通股导致4.41亿美元非现金费用计入非经营费用；Non-IFRS净利润2.98亿美元，同比增长28%、环比增长16%；经营现金流3.41亿美元，同比下降43%、环比下降16%；Non-IFRS调整后EBITDA为6.47亿美元；基本及稀释每股收益均为-0.49美元。公司给出2026财年四财季指引：IFRS净营收指引中值20亿美元（±25百万美元），Non-IFRS毛利率31.5%±100bps，Non-IFRS摊薄每股收益约0.59±0.05美元；并宣布每股派息0.12美元，将于2027年1月14日支付。业务进展方面：10月被选为纽约Malta两座新晶圆厂的技术供应商和运营方，项目最高可获210亿美元资金支持，其中初始投资约100亿美元，预计2029年投产；10月与美国政府达成修订协议重新分配9.55亿美元CHIPS激励资金用于硅光子、硅锗和先进封装投资；10月与台积电签订多年期20亿美元制造协议，在纽约Malta工厂扩充硅中介层产能，预计2028年上半年开始量产爬坡；与Marvell扩大佛蒙特州Burlington工厂硅锗产能；与MPS在新加坡工厂部署专有工艺，预计2027年初量产。截至2026年11月4日，GFS股价约42.89美元，总市值约239亿美元。

    GlobalFoundries、格罗方德 等 6 家IT Home

11月3日 周二

  1. 影响评分 40

    同一工厂不同路线：铠侠与SanDisk在HBF上分道扬镳——SanDisk支持并完成首颗HBF裸片流片，铠侠未加入联盟并主张串行连接替代架构

    NAND合资厂伙伴铠侠与SanDisk对SK海力士主导的高带宽闪存（HBF）计划立场分歧：SanDisk支持，铠侠迄今中立并提出替代架构。HBF概念类似HBM，通过TSV将多层3D NAND裸片（首个HBF规范为8层或16层堆叠）垂直堆叠并并行连接至基础逻辑裸片与主机GPU，标准NAND裸片一般无法直接用于HBF。SanDisk与SK海力士于2026年2月发起HBF规范标准化联盟及OCP下属工作流，两者是首份开放技术规范的主要贡献者，规范覆盖8/16层NAND裸片堆叠（最高512 GB）、约0.4–3.0 TB/s带宽等级、UCIe互连、封装、可靠性与软件指引，并于2026年8月初经OCP发布；Google与Tenstorrent随后加入联盟。KAIST教授Kim Jung-ho在1月表示：“三星电子和SanDisk计划在明年年底或2028年初将HBF整合到Nvidia、AMD和Google的产品中。”SanDisk在10月表示：“HBF在FQ1达到里程碑，我们的首颗HBF存储裸片完成流片；我们首批基于HBF的产品的样品仍按计划在下一个日历年推出。”铠侠未加入HBF联盟，其自身方案包括：采用gen 3 XL-FLASH、512字节随机读性能超过2000万IOPS的Optane级GP Series SSD；用于数据中心的液冷NX1 Series E1.S NVMe SSD及PCIe gen 5 CM9数据中心SSD液冷版；据日本Nikkei报道，计划将高速NAND作为DRAM替代品，使用CXL模块将数据读取延迟降至传统NAND产品的十分之一以下；并于2025年8月为边缘服务器（非数据中心GPU服务器）制作了容量5 TB、带宽64 GB/s的大容量高带宽闪存模块原型，采用闪存“珠”菊花链串行连接（收发器速率128 Gbps）而非堆叠层，使用差分串行信令而非HBF的并行信令。SK集团董事长Chey Tae-won在9月提议SK海力士与铠侠的合作可能有趣；背景是SK海力士通过可转换债券（可转换为14.19%的有投票权持股）投资铠侠，铠侠部分SSD也使用SK海力士DRAM。铠侠CEO Hiroo Ota反对该想法，对《日本时报》表示：“我们不能只说‘那好，就做成三家公司吧’……我们完全不知道是什么促使（Chey）说出那番话。”TrendForce 2026年4月文件援引ETNews称，有消息人士表示SanDisk已开始接洽材料、元器件和设备伙伴以构建HBF原型生产线的生态系统，目标在年内下半年推出原型，日本是生产基地的主要候选地，业界预计试产线于下半年建成并在年底前后开始运行，商业化目标定于2027年；这暗示SanDisk可能在考虑拥有并运营独立于铠侠合资之外的自有NAND厂。

    High-Bandwidth Flash (HBF)NANDXL-FLASHKioxia、Sandisk 等 8 家Blocks & Files

11月1日 周日

  1. 影响评分 25

    英伟达在SEMICON West 2026展示下一代CPO技术OOI，原型样品已就位，仍处研究阶段暂无商业化时间表

    英伟达近日在SEMICON West 2026上公开展示了下一代共封装光学（CPO）技术，名为OOI（Optics-on-Interposer，中介层上集成光学）。据英伟达研究院首席研究科学家尼古拉•内多维奇（Nikola Nedovic）介绍，不同于现有CPO方案，OOI以更大面积的中介层取代现行有机封装基板，将光引擎直接集成到承载GPU的硅中介层之上，把光电转换环节进一步向芯片内核靠拢，为下一代超大规模AI集群提供全新互联思路。目前英伟达已拿到原型样品，但OOI仍处于研究阶段，暂无商业化时间表。

    共封装光学（CPO）技术OOI（Optics-on-Interposer，中介层上集成光学）英伟达36氪快讯

10月30日 周五

  1. 影响评分 10

    GSA欧洲高管论坛与英特尔代工文章称AI正在重塑半导体设计与制造:Intel 18A采用RibbonFET与PowerVia背面供电,AI驱动制造加速良率学习

    这是一篇背景性文章,介绍AI正在重塑半导体设计与制造。文章转述近期Global Semiconductor Alliance European Executive Forum的信息,称扩展AI不仅需要更小的晶体管,还需解决电力传输、连接性、先进封装和供应链韧性等问题。文章称Intel Foundry通过两条路径支持该战略:先进制程与封装技术,以及AI驱动的制造以改善质量并加速良率学习。具体技术包括:Intel 18A采用RibbonFET环栅技术以改善静电控制并支持超越传统FinFET架构的扩展;通过PowerVia将供电布线置于晶圆背面,降低电阻、压降与供电噪声;UCIe提供标准化高带宽低延迟的芯片互连;封装组合包括EMIB-T、Foveros和Foveros Direct。文章还称Intel Foundry工厂每周收集近十亿张图像,生成PB级制造数据,用机器学习检测缺陷、分类失效模式、识别良率风险。文章未涉及具体价格、产量变化或任何可交易事件。

    Intel 18AEMIB-TFoverosIntel FoundrySemiWiki

10月29日 周四

  1. 影响评分 10

    汉阳大学教授技术专栏:AI数据中心瓶颈在数据搬运而非GPU速度,硅光子与CPO构建“光的高速公路”,Meta评测显示CPO光互连部分功耗较可插拔架构约低65%

    这是一篇发布于2026年10月29日的技术专栏(作者为汉阳大学ERICA校区Younghyun Kim教授),属于背景性科普内容,不构成任何价格、产能或政策事件。文章指出AI数据中心的瓶颈正从GPU算力转向数据搬运:铜互连在高速和较长距离下信号衰减、发热并需中继器额外功耗,因此网络正转向基于硅光子的光互连;CPO(共封装光学)将光引擎置于交换机ASIC旁以缩短电传输距离、提高带宽密度并降低功耗。文中引用Meta在ECOC 2025上对CPO交换机系统的评测结果:光互连部分功耗较可比的可插拔架构约低65%,并在特定测试条件下确认了连接稳定性;NVIDIA和Broadcom等公司正通过引入采用CPO技术的网络产品加速商业化。文章还介绍了LPO(去掉DSP的可插拔方案)与NPO(光引擎靠近但不集成进封装)作为替代路线,并说明HBM与CPO分别在封装内和网络层面减少GPU等待数据的时间,同时指出CPO仍面临激光供光、光纤连接、散热和良率等技术挑战。

    co-packaged optics (CPO)silicon photonicsHBMNVIDIA、Broadcom 等 3 家SK Hynix Newsroom

10月28日 周三

  1. 影响评分 0

    AI芯片演进推高内存需求：HBM以垂直堆叠与宽I/O突破带宽瓶颈，三星zHBM正在开发中

    三星发布关于AI与AI芯片演进及HBM技术的系列文章第1部分，内容为技术背景介绍。文章说明AI芯片（GPU、AI专用ASIC、CPU）的分工，指出在decode阶段较小batch size下内存带宽可能成为关键性能瓶颈，并介绍KV cache随上下文长度和并发请求增加而增长的数据存储需求。文章回顾GPU传统上使用GDDR提供高内存带宽，但GDDR器件围绕GPU放置在板上，增加内存需要额外空间和布线，提高每引脚数据速率也会增加功耗、散热和信号完整性方面的挑战。HBM通过垂直堆叠与宽I/O接口（经由TSV连接多个DRAM裸片）应对该挑战，带来高带宽、更高容量、更高能效和更小封装面积四方面优势。文章还提到HBM代际演进方向包括堆叠层数从8层提高到12层和16层、更高密度DRAM裸片以及先进逻辑工艺基底下die。三星zHBM目前正处于开发中（currently under development），采用将内存直接堆叠在计算器件之上的3D集成方式以缩短数据路径。文章为信息性内容，三星声明不对其准确性或完整性作任何保证。

    HBMGDDRDRAMSamsungSamsung Semiconductor Newsroom

10月27日 周二

  1. 影响评分 60

    英伟达斥资扩建AI加速器供应链以预订产能——宣布与基板、先进封装、半导体测试及光引擎领域的六家主要供应商达成数十亿美元协议，扩充供应将于2027至2028年到位

    英伟达于10月21日在GTC柏林宣布与六家主要供应链伙伴（Ibiden、Unimicron、三星电机、SPIL、Amkor、KYEC）达成多项数十亿美元协议，覆盖基板、先进封装、半导体测试与光引擎，旨在扩大产能并为英伟达预订产能；扩充的供应预计2027年至2028年间可用，承诺与生产路线图延伸至2028年。基板方面，英伟达计划未来三年内锁定2.5倍专属基板产能：此前已签署协议向Ibiden提供数十亿美元产能预订预付款，支持其日本Ono工厂（目标为该厂当前产能的3倍）；三星电机交易将支持设施升级及釜山、世宗新厂，预计到2028年英伟达占其产出的重要部分；与Unimicron的产能预订协议支持其台湾基板扩产，预计2027年第二季度开始提供产能，2028年年中达满产。光引擎/共封装光学方面，英伟达与SPIL签约，到2027年年中将产能扩大15倍（1,400%），并计划到2028年底再翻倍。封装方面，英伟达与Amkor目标到2028年底将中介层晶圆产能提升超过300%，通过在韩国扩建先进封装产能实现；Amkor确认该协议价值13亿美元，使英伟达在Amkor亚利桑那与韩国设施的总投资达30亿美元。测试方面，英伟达于10月13日签署协议向KYEC支付11亿美元，预订其新建14亿美元美国工厂的测试产能（该厂计划2027年4月开始量产；新加坡工厂预计2027年2月开始量产），测试产能预计从2026日历年至2027年翻倍；KYEC目前承担英伟达几乎全部芯片测试。据其2026年8月披露，截至2026年7月英伟达已累积2,790亿美元未结供应与制造产能承诺。以上产能扩张与数字均为已宣布的计划与目标，尚未实现。

    substratesadvanced packaginginterposer wafersNvidia、Ibiden 等 7 家Tom's Hardware产能变化

10月26日 周一

  1. 影响评分 60

    英伟达绕开JEDEC HBM标准：其NVHBM定制标准将内存控制器移至HBM基座die，宣称较标准HBM4E带宽提升最多30%

    英伟达（Nvidia）实际上使JEDEC重新审视其高带宽内存（HBM）标准：英伟达反对将HBM内存控制器功能置于其GPU芯片中，转而在其NVHBM定制HBM标准中把该功能移至HBM基座die单元，从而为更多GPU核心腾出空间；该变更属于其8月NVLInk Fusion公告的一部分。英伟达宣称（为厂商声称而非已验证结果），与标准HBM4E相比，NVHBM可提供最多30%更高的内存带宽、降低15%的HBM功耗，并在GPU计算die上释放最多25%的面积；该方案仅针对英伟达，并非行业标准。据摩根士丹利数据（经报道），英伟达将负责采购2027年全球HBM供应的37%，因此三星、SK海力士和美光均支持NVHBM，甚至允许英伟达指定其必须使用台积电3nm代工工艺；路透社报道三星将答应这一要求，但据首尔经济日报，三星仍将为其他客户在内部生产JEDEC标准HBM。此外，亚马逊Annapurna Labs作为英伟达NVlink合作伙伴支持NVHBM。JEDEC未就NVHBM发表任何公开评论；JEDEC于去年4月宣布HBM4标准时，HBM小组委员会主席为英伟达技术营销总监Barry Wagner。原文未说明原因以外的额外动因，其给出的原因为英伟达希望释放GPU核心空间并摆脱内存控制器占用。

    HBMHBM4EHBM4Nvidia、Samsung 等 5 家Blocks & Files
  2. 影响评分 15

    解析支撑现代AI的关键封装：台积电CoWoS-S自2012年量产，第五代中介层约2,500平方毫米可容纳八个HBM堆栈

    本文为背景性技术解析，介绍台积电的CoWoS-S（Chip-on-Wafer-on-Substrate，硅中介层）2.5D集成平台：该平台将大型逻辑裸片或chiplet与多组高带宽内存（HBM）堆栈并置，并通过硅中介层中的密集布线连接，实现多TB每秒内存接口。据台积电报告，该平台自2012年起已投入生产，支持约3.3倍光刻掩模版尺寸的硅中介层；其第五代实现展示了约2,500平方毫米的中介层，可容纳多个逻辑芯片和八组HBM堆栈。文章还说明该平台在电源完整性（深沟槽电容器）、热机械工程和良率控制方面的特点，并指出封装产能是AI加速器出货的关键环节。原文未说明原因（本文为技术背景介绍，非具体事件报道），无价格变动、产能变更或政策事件。

    TSMC CoWoS-S (Chip-on-Wafer-on-Substrate with silicon interposer)2.5D integration platformsilicon interposerTSMCSemiWiki
  3. 影响评分 60

    英伟达向揖斐电、三星电机、欣兴、安靠、京元电子、矽品6家企业支付预付款锁定基板、封装、测试及CPO产能

    快科技10月26日报道，为满足AI基础设施需求，英伟达向主要合作企业支付预付款锁定产能，涉及基板、封装、CPO领域共6家企业；CEO黄仁勋表示市场需求庞大，但产能供给存在制约。基板方面，英伟达计划未来3年将半导体封装基板产能提升至2.5倍：揖斐电已获数十亿美元规模预订，目标将日本大野工厂产能提升至现有3倍，新增产能预计2028年第一季度正式投产；三星电机自今年起供应下一代半导体封装基板，英伟达支持其世宗、釜山工厂设备升级及新厂建设；欣兴电子签订产能预定协议，支持台湾KF工厂扩建，计划明年二季度起扩产，2028年年中实现满负荷运转。先进封装方面，英伟达与安靠合作扩充韩国光州先进封装产能，目标到2028年末将中介层晶圆产能提升300%以上。测试方面，英伟达向京元电子支付11亿美元产能预定预付款，通过多地工厂扩建，明年整体半导体测试产能相比今年扩大1倍；其美国新建测试工厂目标明年4月量产，新加坡扩建产线将于明年2月启动大规模生产。CPO方面，英伟达与矽品精密合作在中国台湾扩充CPO光学引擎产能，明年中期产能提升至当前15倍，2028年末再度翻倍，目标获取下一代光信号零部件产能。

    半导体封装基板下一代半导体封装基板先进封装英伟达、揖斐电 等 7 家快科技产能变化

10月25日 周日

  1. 影响评分 55

    美光与三星均计划将HBM直接堆叠于处理器：美光vHBM保留基底层、目标2028年，三星zHBM取消2.5D中介层、商业化目标约2029年且最早2028年

    TrendForce转发的消息显示，美光与三星均计划将HBM直接堆叠在处理器上。美光的vHBM方案保留基底层（base die），目标时间为2028年；三星的zHBM方案则取消2.5D中介层，商业化目标约为2029年，最早为2028年。上述时间均为厂商目标或计划，尚属计划阶段，并非已实现的商业化结果。

    HBMvHBMzHBMMicron、SamsungTrendForce Official (Market Data)
  2. 影响评分 50

    英伟达于SEMICON West 2026展示下一代共封装光学技术OOI原型

    Nvidia在SEMICON West 2026上展示了其下一代共封装光学(CPO)技术Optics-on-Interposer (OOI)的原型。该设计将光引擎从传统有机封装基板转移到承载计算芯片的硅中介层上,以提高带宽密度并降低未来AI系统互连的功耗。原文未给出量产或商用时间表,仅面向2028年之后AI需求的原型展示。

    co-packaged optics (CPO) technologyOptics-on-Interposer (OOI)optical engineNvidiaDigiTimes Asia