NuAxi半导体贸易情报

英特尔据称宣传无中介层EMIB晶圆利用率超90%，展望未来AI芯片采用70多个桥接

发生了什么

据ZDNet Korea报道，在台积电CoWoS产能趋紧的背景下，英特尔强调了其先进封装技术EMIB（Embedded Multi-die Interconnect Bridge）和EMIB-T作为替代方案。英特尔代工封装总监Kyu-oh Lee表示，EMIB使用小型局部硅桥而非全尺寸中介层，晶圆利用率超过90%，而基于中介层的设计约为60%。报道称EMIB-T在硅桥中集成TSV以实现供电，已引起业界积极关注，且据称正在美国大型科技公司中获得关注：Google的TPU v9系列的HumuFish和TriggerFish据称可能采用英特尔的EMIB-T，而WhaleFish预计使用台积电的CoWoS-L；据ZDNet报道，Amazon也据称计划在其定制AI芯片中采用EMIB-T。据Lee所述，2026年商业化的AI芯片封装尺寸最高达120×120毫米，集成12个HBM堆栈和20多个EMIB桥；正在开发中的AI芯片目标封装至少120×180毫米、16个及以上HBM堆栈和至少38个桥；英特尔展望240×240毫米封装、集成超过32个HBM堆栈和70多个EMIB桥。据报道，联电（UMC）在台湾和新加坡的晶圆厂使用成熟12英寸晶圆工艺制造EMIB硅桥。同时，据TrendForce，台积电的CoWoS-L预计在2026年支持5.5X曝光面积的封装，集成4个chiplet和12个HBM堆栈，并预计到2028年扩展至14X，容纳20个chiplet和20个HBM堆栈。上述客户采用均为据报道的计划或预期，尚未确认为已实现。原文未说明原因。