CPO封装PDK缺失成技术瓶颈
CPO技术需从器件设计转向全电光路径实现，封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升，单纯提升光器件性能已不足以支撑系统级集成。
关注
CPO产业链设计工具与封装工艺的协同演进。
- Impact score
- 10 / 100, low impact
CPO技术需从器件设计转向全电光路径实现，封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升，单纯提升光器件性能已不足以支撑系统级集成。
CPO产业链设计工具与封装工艺的协同演进。
Fraunhofer IZM展示了基于SiC MOSFET和AMB芯片嵌入技术的500 kW/l逆变器模块。该技术通过PCB嵌入和铜顶层金属化降低寄生电感，提升功率密度和热性能。
SiC功率器件封装技术，但当前对现货价格影响中性，属于研发里程碑。
群创光电在FOPLP策略上最为活跃，友达光电利用RDL技术开发卫星天线等新兴应用。面板厂商正通过大尺寸玻璃基板技术拓展半导体封装领域。
面板厂商跨界半导体封装的技术布局趋势。
旭化成5月21日宣布开发感光性PI薄膜，结合PIMEL与SUNFORT技术。该材料用于面板级封装（PLP）的RDL绝缘层，旨在提升良率与生产效率。
目前处于客户评估阶段，尚未对供应链价格或供应产生直接影响。
苹果正测试三星电机玻璃基板样品，用于其自研Baltra服务器芯片。玻璃基板在平整度与信号损耗上优于有机基板，但工艺尚未成熟。
此为长期技术验证，对当前封装载板供需与价格无直接影响。
ASML据称已启动面向先进封装的混合键合设备研发，其核心是应用磁悬浮超精密运动平台。此举旨在利用其光刻精度优势，切入由Besi等公司订单激增所显示的高需求市场。
此为长期技术布局，对当前元器件供需及价格无直接影响。
太阳HD与imec合作研发面向500nm线宽RDL的下一代封装材料，目标2027年商业化。此举旨在为先进芯片封装提供更精细的互连解决方案。
此为远期研发路线，对当前元器件供应、需求及价格无直接影响。
比利时研究机构Imec发布了两款用于2纳米以下小芯片封装的早期工艺设计套件，包括线宽1.3微米的细间距再分布层和晶圆级混合键合技术。此举属于研发机构的技术里程碑，旨在提供设计工具，而非宣布商业产能。
/利多/关注: 中性，此为长期技术演进，对当前元器件现货供应、价格及采购决策无直接影响。
NanoIC pilot line发布首套细间距RDL与D2W混合键合PDK，线宽间距达1.3微米。该技术旨在提升UCIe-Advanced接口性能，长期利好先进封装产业链。
技术突破为未来高密度互连奠定基础，但短期对现货价格无直接影响。
欧洲NanoIC中试线发布两款先进互连PDK，用于细间距RDL和晶圆级混合键合。此举旨在为高性能计算和AI加速器的芯粒集成提供技术基础。
/利多/关注: 中性，此为长期研发进展，对当前元器件供应、价格及产能无直接影响。
英特尔 Panther Lake 芯片实测显示其 18A 制程 HP 库的 M0 间距为 36nm，GAA 间距为 76nm，且背面供电技术仅用于逻辑芯片。报告指出该制程良率仍在爬坡，且 SRAM 因技术限制暂无法采用背面供电。
此为制程技术细节披露，对当前元器件供应、价格及产能无直接影响。
英特尔18A工艺代号为Panther Lake的芯片采用全HP单元，逻辑最小间距76nm。文章详细分析了GAA间距、Power Via技术限制以及MEOL/BEOL金属层使用钨而非钼的情况。
目前良率仍在爬坡，全HP单元设计对制造工艺提出挑战，短期内对现货价格无直接影响。
You've reached the end
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |