中科院用DUV实现3nm级性能
中国科学院（CAS）据报道使用DUV光刻技术开发GAA晶体管，以实现3nm级性能，可能绕过对EUV光刻机的依赖。这是先进节点技术的一项重要研发里程碑。
中性
目前对现货价格或供应链可用性没有直接影响。
- 相关厂商
- Chinese Academy of Sciences
- 影响评分
- 5 / 100，低影响
中国科学院（CAS）据报道使用DUV光刻技术开发GAA晶体管，以实现3nm级性能，可能绕过对EUV光刻机的依赖。这是先进节点技术的一项重要研发里程碑。
目前对现货价格或供应链可用性没有直接影响。
ASML坚持使用激光产生等离子体(LPP)技术，计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好，但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划，短期现货价格影响中性。
研究分析了PAB和PEB工艺参数对DUV浸没式光刻随机误差的影响。文章指出光刻胶烘烤过程存在化学图像平滑与保真度之间的权衡。
优化烘烤工艺有助于提升先进制程的良率与工艺稳定性。
Xanadu与ASML合作开发光子量子硬件先进光刻工艺以降低损耗。此举旨在加速实用级量子计算发展。
量子计算光刻技术长期趋势。
Morphotonics在CIOE提出利用显示行业技术解决AR波导瓶颈。该公司认为这是实现AR眼镜普及的最快路径，而非依赖半导体背景设备。
AR光学组件制造技术的潜在变革。
三星计划于2028年率先在高NA EUV工艺下量产DRAM，为业界首创。TSMC也计划在2030年实现量产。
该技术路线图虽预示未来产能升级，但短期内对现货价格及供需无直接影响。
三星代工宣布推迟1.4nm工艺量产至2029年，并坚持使用2nm工艺三年。TSMC计划在2026年H2量产1.6nm A16工艺，三星则推迟High-NA EUV的应用。
该消息属于技术路线图调整，对当前现货价格无直接影响。
英伟达扩展Agent工具包，新增PhysicsNeMo物理AI层与CUDA-X数值计算库。该工具旨在构建自主工程系统，连接推理模型与物理仿真及EDA工具。
关注EDA软件与AI算力需求趋势。
CXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。
技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组，将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺，制造平面螺旋或环形微型电感器，减少寄生电阻和电感。
蔡司利用光刻技术优势进军AI芯片先进封装与CPO领域，旨在支持Chiplet和多芯片集成。
技术趋势，但暂无明确的供需或价格影响。
Intel开始量产高NA EUV光刻设备，并应用于Intel 18A工艺的部分层。该设备由ASML制造，标志着先进制程技术的重要突破。
ASML高端光刻设备出货预期及Intel先进制程产能爬坡进度。
英特尔拟为14A2工艺采用双面供电以应对M0晶圆间距缩小至21nm的光刻限制。此举旨在提升密度以增强竞争力，但属于研发技术调整，尚未对现货供应或价格产生直接影响。
三星将1.4nm节点量产时间推迟至2029年。此举旨在优先发展2nm SF2及SF2P工艺产能。
技术路线图调整，短期供应无实质影响。
三星电子将1.4nm量产推迟至2029年，并将Exynos 2800处理器工艺从1.4nm切换至2nm。此举旨在优先发展2nm工艺并提升良率。
三星推迟1.4nm量产及Exynos 2800节点切换，显示其战略重心转向良率优化而非激进制程。
EUV光刻机虽受瞩目，但深紫外DUV光刻工艺才是维持先进芯片制造的关键。文章指出DUV通过多重曝光技术承担了EUV难以处理的复杂制程。
EUV 与 DUV 技术协同效应。
imec、ASML 与台积电在 300mm 晶圆上实现 50nm 接触栅极间距的二维互补晶体管集成。该成果采用单次 EUV 光刻与反向薄膜晶体管结构，验证了二维材料在先进逻辑工艺中的可行性。
关注：该技术路线图将二维半导体推向后硅时代，但预计 2041 年前难以量产。
imec、ASML与TSMC在300mm晶圆上成功集成互补2D晶体管，实现50nm节距。该成果利用EUV光刻技术打印28nm栅极，94%器件正常工作，是2D材料集成的重要里程碑。
该技术突破属于长期研发进展，对当前现货市场供需及价格无直接影响。
SemiAnalysis拆解华为麒麟9030发现，中芯国际N+3工艺局部金属间距达32.5nm，优于英特尔18A量产间距36nm。该芯片采用DUV光刻及多重曝光技术，通过双鳍、接触孔直接位于有源栅极等手段提升密度，但密度仍比英特尔18A低38%。
技术指标落后，短期无供需影响。
台积电在2026年欧洲技术研讨会上公布A12、A13及N2U工艺路线图，目标在先进封装中提升48倍晶体管密度。此次更新通过设计-技术协同优化（DTCO）和背供电技术，旨在提升能效并支持未来AI算力需求。
该路线图虽预示未来先进制程需求，但未涉及当前现货价格或产能变动。
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |