ClockEdge探讨时钟网络仿真技术，优化30%芯片功耗
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术，旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%，且电源噪声和波形失真会严重影响时序裕度。
关注
该技术有助于工程师区分真实电气风险与保守假设，从而优化PPA（性能、功耗、面积）目标。
- 相关厂商
- ClockEdge
- 影响评分
- 10 / 100，低影响
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术，旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%，且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设，从而优化PPA（性能、功耗、面积）目标。
中国最大AMOLED DDIC设计商Viewtrix成立两家子公司，专注光I/O与UCIe IP。此举旨在拓展AI互连领域，覆盖机架级与芯片级连接。
战略转型初期，尚未对现有供应链价格产生直接冲击。
AMD在Linux驱动中增加GDDR7支持，确认RDNA 5架构开发。此次更新涉及IH 8.0、NBIF 7.10等新IP模块，但未提及具体产品发布时间。
虽为技术预研，但预示未来GPU及高带宽内存需求预期。
AMD在Linux驱动中添加GDDR7支持，为RDNA 5显卡做准备。GDDR7速度可达36-48 Gb/s，远超当前GDDR6的20 Gb/s，旨在提升带宽和能效。
GDDR7长期需求，但当前现货市场影响中性，需关注后续产能规划。
Velaura公司宣称其技术可将AI算力功耗降低2X至4X。该技术主要针对算术计算单元，占XPU功耗的40%-70%。
随着算力成为AI瓶颈，能效提升有望刺激相关芯片需求。
英特尔18A-P工艺通过Power Boost和应变工程，将RibbonFET和PowerVia性能提升至第一代以上，功耗降低18%，开关速度提升12%。该工艺在保持设计兼容性的前提下，通过优化接触电阻和互连层，实现了更高的晶体管驱动电流。
该技术升级将增强英特尔代工服务的长期竞争力，但短期内对现货市场价格无直接影响。
Architect Labs在两周内完成了名为Redwood的AI加速器验证，该芯片专为边缘设备设计。尽管基于三星8nm工艺的模拟数据显示其性能优于Nvidia Jetson Orin Nano，但目前仍为FPGA原型。
台积电与阳明交大团队开发出0.42纳米氧化铝界面，用于单层二硫化钼晶体管。该技术解决了二维半导体栅极介电层成核难题，实现了强电场控制与低漏电。
该技术属于基础研发突破，目前对现货价格及供需无直接影响。
第3部分详解CXL内存扩展器验证流程，涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
SK海力士开发CTI技术，将176层3D NAND干扰减少30%，保持力提升45%，单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题，公司转向缩小单元尺寸以增加容量。
技术突破为AI内存扩展铺平了道路，但尚未对现货价格产生直接影响。
台积电A14工艺性能与256Mb SRAM良率逼近90%，较四月提升约5%与10%。得益于N2代GAA技术的经验积累，A14开发进度显著快于N2。
AI与HPC客户强劲需求，但良率提升可能缓解未来供应压力。
SambaNova混合计算平台结合H200与SN50 RDUs在MiniMax M2.7基准测试中达到763 tok/s。该架构通过分离预填充和解码任务，旨在延长老旧GPU机队的生命周期。
基准测试验证了SambaNova的技术，但尚未对标准组件的供应短缺或价格变动产生直接影响。
CPO技术需从器件设计转向全电光路径实现，封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升，单纯提升光器件性能已不足以支撑系统级集成。
CPO产业链设计工具与封装工艺的协同演进。
Teradyne的LASAR平台展示了从制造缺陷检测向功能安全模拟的转变。随着汽车、工业和医疗领域对安全要求提高，故障模拟方法从随机缺陷建模转向系统性安全分析。
利多EDA工具厂商长期技术发展，但短期无供需影响。
北京大学团队开发出首个全碳纳米管CFET数字逻辑电路，峰值电压增益达164。该成果采用无掺杂CMOS技术解决了驱动能力失配问题，展示了高稳定性与低功耗特性。
标志着碳纳米管作为后硅时代通道材料的重大技术进展，但短期内无商业量产影响。
Solidigm VP Avi Shetty 展望未来技术，包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论，而非供应链冲击。
S2C与Andes Technology在COMPUTEX 2026展示RISC-V IP与FPGA原型验证协同效应。双方利用Andes AX66处理器和S2C Prodigy S8-100平台在AMD Versal SoC上运行LLM。
验证技术进步推动RISC-V生态发展，但短期无现货价影响。
Fraunhofer IZM展示了基于SiC MOSFET和AMB芯片嵌入技术的500 kW/l逆变器模块。该技术通过PCB嵌入和铜顶层金属化降低寄生电感，提升功率密度和热性能。
SiC功率器件封装技术，但当前对现货价格影响中性，属于研发里程碑。
imec、ASML 与台积电在 300mm 晶圆上实现 50nm 接触栅极间距的二维互补晶体管集成。该成果采用单次 EUV 光刻与反向薄膜晶体管结构，验证了二维材料在先进逻辑工艺中的可行性。
关注：该技术路线图将二维半导体推向后硅时代，但预计 2041 年前难以量产。
imec、ASML与TSMC在300mm晶圆上成功集成互补2D晶体管，实现50nm节距。该成果利用EUV光刻技术打印28nm栅极，94%器件正常工作，是2D材料集成的重要里程碑。
该技术突破属于长期研发进展，对当前现货市场供需及价格无直接影响。