ClockEdge探讨时钟网络仿真技术，优化30%芯片功耗

ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术，旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%，且电源噪声和波形失真会严重影响时序裕度。关注：该技术有助于工程师区分真实电气风险与保守假设，从而优化PPA（性能、功耗、面积）目标。

来源：SemiWiki · 2026/10/12 · 查看原始来源