Lumentum演示1060nm VCSEL光互联
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术,专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
- 相关厂商
- Lumentum Holdings Inc、Astera Labs Inc、Corning Inc
- 影响评分
- 10 / 100,低影响
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术,专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术,旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%,且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设,从而优化PPA(性能、功耗、面积)目标。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
台积电LC Lu在OIP论坛提出AI芯片设计路线图,聚焦纳米片晶体管与先进封装。为解决AI训练与推理的功耗瓶颈,路线图强调逻辑与内存集成及光互连技术。
长期技术演进利好先进封装与HBM产业链,但短期无具体供需数据。
ASML坚持使用激光产生等离子体(LPP)技术,计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好,但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划,短期现货价格影响中性。
研究分析了PAB和PEB工艺参数对DUV浸没式光刻随机误差的影响。文章指出光刻胶烘烤过程存在化学图像平滑与保真度之间的权衡。
优化烘烤工艺有助于提升先进制程的良率与工艺稳定性。
硅光子测试正前移至晶圆级,以在最终组装前捕获缺陷并保护良率。这一转变推动设备制造商采用团队式投标模式,由单一集成商协调系统。
测试流程改变将重塑CPO供应链竞争格局。
Plessey采用yieldWerx平台管理单晶MicroLED晶圆的百亿级数据点,解决AR显示器的良率挑战。该系统通过空间分析处理海量缺陷检测数据。此技术案例展示了高密度显示制造中良率管理的复杂性,对短期现货价格无直接影响。
压接连接器向AI及工业领域扩张,采用CuNiSi等合金材料。该技术提供免焊接组装方案,支持高集成度与功率密度。
关注高密度连接器及铜合金材料需求,但无具体价格或产能变动数据。
台积电将微通道冷却纳入研发路线图,以解决AI芯片功耗激增的问题(5年内6倍)。随着封装功耗从600W增加到4100W,行业正从风冷转向液冷。
该技术代表了先进封装的长期方向,但制造挑战意味着短期内不会出现供应中断。
阿尔伯塔大学研究人员发布PPAPlace芯片布局优化算法。研究指出传统HPWL指标与后布线时序相关性趋近于零。
该技术趋势目前对供应链价格无直接影响。
先进节点时钟网络设计正从单纯的时序收敛转向更复杂的电气分析。随着电压降低和互连效应增加,简单的时序收敛已不足以应对5nm、3nm及以下工艺的挑战。这对芯片设计中的抖动、占空比和电源噪声管理提出了更高要求。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
Hexseed Technology筹集60万英镑资金,旨在扩大用于GaN设备的低温钻石涂层技术。该技术通过在芯片上生长涂层来提升热效率并降低数据中心能耗。
GaN散热技术长期发展,但短期内对现货价格无直接影响。
三星zHBM散热降低50%且密度提升10倍,液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战,行业正加速转向CPO和STCO解决方案。
先进封装与液冷技术需求。
SK海力士在《自然·电子学》发表CPO技术路线图,旨在应对AI竞争重心向系统级转移的趋势。
该路线图确认了光互连在AI系统中的战略地位,但属于长期技术规划,短期对现货价格无直接影响。
台积电与阳明交大团队开发出0.42纳米氧化铝界面,用于单层二硫化钼晶体管。该技术解决了二维半导体栅极介电层成核难题,实现了强电场控制与低漏电。
该技术属于基础研发突破,目前对现货价格及供需无直接影响。
Sivers与SemiNex联合推出340万美元InP光源研发项目,旨在提升光功率与波长数量以适应数据中心向共封装光学(CPO)架构的演进。
InP光电子技术发展,但短期现货市场供需无直接影响。
台积电CoWoS-L良率达98%,可支持5.5倍光罩尺寸芯片量产。这是该技术首次在量产规模下处理5.5倍光罩尺寸芯片。
台积电2029年14倍光罩尺寸封装技术的量产进度。
Ayar Labs CEO Mark Wade在2026年OCP APAC峰会上指出,台湾封装生态定位为CPO商业化支柱。CPO技术可行性虽已验证,但商业化规模化仍是当前焦点。
CPO商业化前景,暂无直接供需冲击。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |