SK海力士HBM混合键合未量产,落后三星技术
SK海力士HBM混合键合技术遇阻,尚未量产样品。作为全球HBM营收第一的厂商,技术滞后或致客户流失。
SK海力士供应链竞争力,或利好三星先进封装份额。
- 相关厂商
- SK hynix、Samsung Electronics
- 影响评分
- 65 / 100,中等影响
SK海力士HBM混合键合技术遇阻,尚未量产样品。作为全球HBM营收第一的厂商,技术滞后或致客户流失。
SK海力士供应链竞争力,或利好三星先进封装份额。
台积电LC Lu在OIP论坛提出AI芯片设计路线图,聚焦纳米片晶体管与先进封装。为解决AI训练与推理的功耗瓶颈,路线图强调逻辑与内存集成及光互连技术。
长期技术演进利好先进封装与HBM产业链,但短期无具体供需数据。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
三星zHBM散热降低50%且密度提升10倍,液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战,行业正加速转向CPO和STCO解决方案。
先进封装与液冷技术需求。
英伟达计划于2028年下半年量产代号“费曼”的下一代GPU,采用台积电A16工艺。该芯片将结合SoIC 3D堆叠、CoWoS-L封装及CPO光互连技术,并导入定制化HBM4E内存。
未来先进封装与光互连产能布局。
英特尔CEO Lip-Bu Tan宣布重返存储市场,并聘请SK海力士前高管推进XBM与ZAM架构研发。此举旨在通过新技术应对存储市场变化。
长期技术布局,短期供需无实质影响。
CEA-Leti发布3D堆叠与Chiplet路线图以应对AI瓶颈。鉴于AI算力受限于内存墙与功耗,该机构提出新架构方案。
先进封装技术长期发展。
TSMC面板级封装CoPoS与Intel EMIB技术对比,前者旨在提升AI加速器面积利用率,后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器,但电气性能与良率数据尚不明确;EMIB已量产多年。
两者在电气性能与制造工艺上存在不同权衡,影响未来高带宽内存封装方案选择。
SK海力士开发CTI技术,将176层3D NAND干扰减少30%,保持力提升45%,单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题,公司转向缩小单元尺寸以增加容量。
技术突破为AI内存扩展铺平了道路,但尚未对现货价格产生直接影响。
韩日研究人员提出V-Die与MOSAIC架构,将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟,MOSAIC则利用感应耦合提升30%容量与3倍热导率。
该技术目前仍处于原型阶段,对现货价格无直接影响。
北京大学团队开发出首个全碳纳米管CFET数字逻辑电路,峰值电压增益达164。该成果采用无掺杂CMOS技术解决了驱动能力失配问题,展示了高稳定性与低功耗特性。
标志着碳纳米管作为后硅时代通道材料的重大技术进展,但短期内无商业量产影响。
Imec与索尼半导体展示晶圆正反面互联新方法。该技术旨在支持未来逻辑与存储器件的3D堆叠设计。
技术路线图进展。
CEA-Leti在ECTC 2026展示1μm间距D2W混合键合技术。该技术旨在解决AI加速器互连瓶颈,提升带宽与能效。
长期看将推动3D集成技术发展,但短期对现货价格无直接影响。
长江存储陈南翔在集微大会上高度评价华为发布的逻辑折叠技术,称其为绕过先进制程瓶颈的创新。该技术通过3D堆叠和垂直互连将关键路径缩短50%-80%,旨在降低RC负载。
该技术趋势对行业具有战略意义,但尚未对现货价格或供应产生直接影响。
黄仁勋称华为的Tau Scaling Law为突破,但未对TSMC构成威胁。华为LogicFolding技术旨在通过堆叠电路层实现高性能,预计2026年应用于Kirin芯片。
黄仁勋的评论缓解了对TSMC先进封装业务的担忧,但华为量产的不确定性限制了短期影响。
三星成功研发出900层3D NAND芯片,通过堆叠两个450层串组成。尽管竞争对手目前处于192至321层水平,三星计划今年量产400层技术。
这一技术突破将迫使竞争对手加速追赶,并预示未来存储成本下降和产能提升。
台积电公布A14、A13及2nm家族路线图,A14预计2028年量产。Mii强调通过纳米片技术及NanoFlex Pro提升性能与能效。
技术路线图更新,暂无短期供需影响。
三星电子首次在10a(亚10纳米)DRAM工艺上制造出功能正常的芯片,应用了4F²单元和垂直沟道晶体管(VCT)结构。该技术旨在突破DRAM微缩极限,计划于2028年量产。
此为远期研发里程碑,对当前DRAM供应、价格及交易决策无直接影响。
Zeus在其华城研究中心建成临时键合与解键合工艺测试平台,为内存客户提供设备与材料测试环境。该设施基于2022年启动的政府项目,旨在支持HBM制造工艺研发。
此为长期研发基础设施投入,对当前元件供应、价格及交易决策无直接影响。
法国CEA-Leti、CEA-List与台湾晶圆厂PSMC宣布合作,将RISC-V与Micro-LED硅光技术集成至3D堆叠与中介层平台。该合作旨在为下一代AI系统开发高带宽通信与高效计算解决方案。
此为长期研发合作,对当前半导体供应链、价格及交易无直接影响。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |