Marvell与Siemens EDA展示CoWoS验证新法
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
- 相关厂商
- Marvell、Siemens EDA、TSMC
- 影响评分
- 10 / 100,低影响
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
台积电与日月光在OCP APAC及SEMICON峰会强调3D IC量产就绪与生态合作。行业重心从未来趋势转向生产现实,聚焦混合键合与SoIC技术。
先进封装产能布局与供应链整合。
英特尔宣称14A制程性能目标落后台积电A14不到5%。该工艺计划于2028年量产,引入RibbonFET与PowerDirect技术。
(中性) - 竞争格局确认,但当前供需无直接冲击。
英特尔预计14A节点2028年量产,性能提升15-20%。该节点计划2027年下半年风险量产,目标对标台积电A14。
技术指标优化,中性:当前无现货价格影响。
台积电LC Lu在OIP论坛提出AI芯片设计路线图,聚焦纳米片晶体管与先进封装。为解决AI训练与推理的功耗瓶颈,路线图强调逻辑与内存集成及光互连技术。
长期技术演进利好先进封装与HBM产业链,但短期无具体供需数据。
半导体制造中缺陷率上升常被误认为是设备故障,实则可能是样品制备或环境因素导致。文章指出企业在购买新仪器前需先诊断根本原因,明确变化点与决策阻塞点。
该观点有助于优化供应链管理,但对短期现货价格无直接影响。
NYCU与台积电合作发表论文,提出基于钼的准相位掩模技术。该技术旨在通过高反射率和最小化吸收来实现高对比度EUV成像,被视为EUV PSM技术的范式转变。目前属于技术趋势与研发里程碑,对现货价格及供需无直接冲击。
Velaura公司宣称其技术可将AI算力功耗降低2X至4X。该技术主要针对算术计算单元,占XPU功耗的40%-70%。
随着算力成为AI瓶颈,能效提升有望刺激相关芯片需求。
Intel与ASML宣布High NA EUV光刻机量产100万片晶圆,主要应用于Intel 18A工艺。剩余35万片由台积电、三星等用于测试,双方正合作开发6x12英寸光罩以解决视场减半问题。
High NA EUV产能扩张及未来AI芯片制造的技术突破。
三星计划于2028年率先在高NA EUV工艺下量产DRAM,为业界首创。TSMC也计划在2030年实现量产。
该技术路线图虽预示未来产能升级,但短期内对现货价格及供需无直接影响。
台积电将微通道冷却纳入研发路线图,以解决AI芯片功耗激增的问题(5年内6倍)。随着封装功耗从600W增加到4100W,行业正从风冷转向液冷。
该技术代表了先进封装的长期方向,但制造挑战意味着短期内不会出现供应中断。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
三星代工宣布推迟1.4nm工艺量产至2029年,并坚持使用2nm工艺三年。TSMC计划在2026年H2量产1.6nm A16工艺,三星则推迟High-NA EUV的应用。
该消息属于技术路线图调整,对当前现货价格无直接影响。
英伟达计划于2028年下半年量产代号“费曼”的下一代GPU,采用台积电A16工艺。该芯片将结合SoIC 3D堆叠、CoWoS-L封装及CPO光互连技术,并导入定制化HBM4E内存。
未来先进封装与光互连产能布局。
台积电与阳明交大团队开发出0.42纳米氧化铝界面,用于单层二硫化钼晶体管。该技术解决了二维半导体栅极介电层成核难题,实现了强电场控制与低漏电。
该技术属于基础研发突破,目前对现货价格及供需无直接影响。
AMD Zen7架构(代号Snowmass)预计2028年年中发布,采用台积电1.4nm工艺,核心数达384个,IPC提升15-25%。该架构将采用台积电A14工艺及3nm/4nm混合芯粒设计,进一步强化AMD在服务器领域的竞争力。
长期技术路线图确认,强化AMD在高端服务器市场的竞争力。
台积电CoWoS-L良率达98%,可支持5.5倍光罩尺寸芯片量产。这是该技术首次在量产规模下处理5.5倍光罩尺寸芯片。
台积电2029年14倍光罩尺寸封装技术的量产进度。
TSMC面板级封装CoPoS与Intel EMIB技术对比,前者旨在提升AI加速器面积利用率,后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器,但电气性能与良率数据尚不明确;EMIB已量产多年。
两者在电气性能与制造工艺上存在不同权衡,影响未来高带宽内存封装方案选择。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |