Lumentum演示1060nm VCSEL光互联
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术,专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
- 相关厂商
- Lumentum Holdings Inc、Astera Labs Inc、Corning Inc
- 影响评分
- 10 / 100,低影响
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术,专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
Altman支持的初创公司Volantis计划利用光子中介层将AI加速器内存带宽提升至240 TB/s,容量达10 TB。该技术通过光波导替代电气互连,突破传统GPU受限于芯片边缘的容量瓶颈。
技术概念,短期无供需影响。
Heraeus展示射频厚膜金电路激光蚀刻技术,探讨铜导电油墨替代银的可行性。该技术演示旨在优化制造工艺并评估材料替代方案。
目前尚未对现货价格或供应产生实质性影响。
ASML坚持使用激光产生等离子体(LPP)技术,计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好,但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划,短期现货价格影响中性。
压接连接器向AI及工业领域扩张,采用CuNiSi等合金材料。该技术提供免焊接组装方案,支持高集成度与功率密度。
关注高密度连接器及铜合金材料需求,但无具体价格或产能变动数据。
厦门大学与复旦大学团队在《科学》发表论文,制备出EQE超20%、T50寿命超900小时的锡基钙钛矿LED。该研究通过晶格掺杂与表面钝化解决了二价锡离子氧化导致的稳定性难题。
技术突破,但尚未量产,对现货市场无直接影响。
北大与中科院团队利用同族金属元素修饰蓝宝石表面,成功实现2英寸单晶WS2或MoS2生长。该技术针对商用C/M级蓝宝石,解决了2D半导体外延生长的挑战。
虽为重大技术突破,但尚未影响现货市场供需。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
神经形态芯片因融合存储与计算架构而面临侧信道攻击等安全挑战。与传统处理器不同,这种脑机架构使硅片和时序电路暴露于新型网络威胁之下。对当前交易决策无直接影响。
台积电与阳明交大团队开发出0.42纳米氧化铝界面,用于单层二硫化钼晶体管。该技术解决了二维半导体栅极介电层成核难题,实现了强电场控制与低漏电。
该技术属于基础研发突破,目前对现货价格及供需无直接影响。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
第3部分详解CXL内存扩展器验证流程,涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
Si2联合Nvidia、Cadence及Synopsys等机构在DAC 2026设立LLM芯片设计基准测试标准。此举旨在建立统一、可复现的AI评估格式及报告标准,以改善EDA工具中的AI部署质量与速度。
此举虽推动AI在EDA领域的长期应用,但短期内对现货价格及供需无直接影响。
SK海力士开发CTI技术,将176层3D NAND干扰减少30%,保持力提升45%,单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题,公司转向缩小单元尺寸以增加容量。
技术突破为AI内存扩展铺平了道路,但尚未对现货价格产生直接影响。
文章指出触觉感知是物理AI的关键瓶颈,机器人需通过多模态传感实现安全交互。这预示着触觉传感器和力传感器在机器人领域的需求将显著增长。
触觉传感器需求前景看好。
VerifAIX推出基于形式化验证的AI系统,旨在自动化芯片设计流程。该工具结合大语言模型与数学算法,解决传统验证中的信任与错误问题。
属于技术趋势,暂无明确的供需或价格影响。
韩日研究人员提出V-Die与MOSAIC架构,将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟,MOSAIC则利用感应耦合提升30%容量与3倍热导率。
该技术目前仍处于原型阶段,对现货价格无直接影响。
CPO技术需从器件设计转向全电光路径实现,封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升,单纯提升光器件性能已不足以支撑系统级集成。
CPO产业链设计工具与封装工艺的协同演进。
北京大学团队开发出首个全碳纳米管CFET数字逻辑电路,峰值电压增益达164。该成果采用无掺杂CMOS技术解决了驱动能力失配问题,展示了高稳定性与低功耗特性。
标志着碳纳米管作为后硅时代通道材料的重大技术进展,但短期内无商业量产影响。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |