台积电将微通道冷却纳入路线图
台积电将微通道冷却纳入研发路线图,以解决AI芯片功耗激增的问题(5年内6倍)。随着封装功耗从600W增加到4100W,行业正从风冷转向液冷。
该技术代表了先进封装的长期方向,但制造挑战意味着短期内不会出现供应中断。
- 相关厂商
- TSMC
- 影响评分
- 10 / 100,低影响
台积电将微通道冷却纳入研发路线图,以解决AI芯片功耗激增的问题(5年内6倍)。随着封装功耗从600W增加到4100W,行业正从风冷转向液冷。
该技术代表了先进封装的长期方向,但制造挑战意味着短期内不会出现供应中断。
三星2024年量产钼字线,美光2025年跟进,SK海力士2026年底推出375层产品,预计2027年钼沉积设备市场超10亿美元。因钨在300层以上堆叠中触及物理极限,钼成为3D NAND制造必选项。
前道设备商,如Lam Research和TEL。
三星zHBM散热降低50%且密度提升10倍,液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战,行业正加速转向CPO和STCO解决方案。
先进封装与液冷技术需求。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
SK海力士开发CTI技术,将176层3D NAND干扰减少30%,保持力提升45%,单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题,公司转向缩小单元尺寸以增加容量。
技术突破为AI内存扩展铺平了道路,但尚未对现货价格产生直接影响。
SK海力士通过CTI创新技术推动176层3D NAND加速量产。该技术基于IEDM展示的先进架构,旨在提升存储密度。
该技术后续良率表现及量产时间表。
北京大学团队开发出首个全碳纳米管CFET数字逻辑电路,峰值电压增益达164。该成果采用无掺杂CMOS技术解决了驱动能力失配问题,展示了高稳定性与低功耗特性。
标志着碳纳米管作为后硅时代通道材料的重大技术进展,但短期内无商业量产影响。
Solidigm VP Avi Shetty 展望未来技术,包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论,而非供应链冲击。
三星计划2030年左右通过键合技术实现1000层堆栈,SK海力士已量产321层。当前主流产品为200-300层,未来堆栈层数提升将带来PB级容量。
该技术趋势预示未来供应增加,但短期内对现货价格无直接影响。
Fraunhofer IZM展示了基于SiC MOSFET和AMB芯片嵌入技术的500 kW/l逆变器模块。该技术通过PCB嵌入和铜顶层金属化降低寄生电感,提升功率密度和热性能。
SiC功率器件封装技术,但当前对现货价格影响中性,属于研发里程碑。
SemiAnalysis拆解华为麒麟9030发现,中芯国际N+3工艺局部金属间距达32.5nm,优于英特尔18A量产间距36nm。该芯片采用DUV光刻及多重曝光技术,通过双鳍、接触孔直接位于有源栅极等手段提升密度,但密度仍比英特尔18A低38%。
技术指标落后,短期无供需影响。
文章提出AI封装将引入垂直系统电磁走廊,利用玻璃基板与TGV实现垂直信号与电源传输。随着带宽与功率密度提升,异构集成架构正从平面转向立体。
长期利好玻璃基板与先进封装产业链的技术升级预期。
Synopsys推出定制化基础IP以支持下一代汽车计算需求。随着软件定义汽车的发展,汽车SoC对能效和可靠性要求提高,FinFET技术成为关键。
Synopsys 定制化 IP 助力汽车 SoC 设计,反映汽车芯片技术升级趋势。
黄仁勋称华为的Tau Scaling Law为突破,但未对TSMC构成威胁。华为LogicFolding技术旨在通过堆叠电路层实现高性能,预计2026年应用于Kirin芯片。
黄仁勋的评论缓解了对TSMC先进封装业务的担忧,但华为量产的不确定性限制了短期影响。
三星成功研发出900层3D NAND芯片,通过堆叠两个450层串组成。尽管竞争对手目前处于192至321层水平,三星计划今年量产400层技术。
这一技术突破将迫使竞争对手加速追赶,并预示未来存储成本下降和产能提升。
ETH Zurich研究人员发现AMD EPYC平台安全漏洞,可100%成功读取内存。该漏洞利用UEFI和Infinity Fabric配置缺陷,无需物理访问即可绕过SEV-SNP机密计算保护。
AMD服务器芯片需求,云服务商需重新评估EPYC安全性。
文章对比了平面与传统变压器的性能差异,重点分析了电感与变压器中的边缘场损耗建模。该内容属于技术深度解析,旨在优化功率器件设计。
(技术趋势,无直接供需影响)。
铠侠与闪迪在VLSI 2026展示千层以上3D NAND技术路径。此举旨在突破存储密度极限。
技术里程碑,非即时供需影响。
NEO半导体成功验证3D X-DRAM POC,利用3D NAND工艺实现HBM容量提升8倍至1.5TB。该技术旨在解决当前HBM供需紧张及高成本问题。
POC验证成功表明3D NAND基础设施可用于制造下一代DRAM,但商业化落地尚需时日。
三星电子首次在10a(亚10纳米)DRAM工艺上制造出功能正常的芯片,应用了4F²单元和垂直沟道晶体管(VCT)结构。该技术旨在突破DRAM微缩极限,计划于2028年量产。
此为远期研发里程碑,对当前DRAM供应、价格及交易决策无直接影响。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |