三星公布HBM5性能目标翻倍，zHBM提升8倍
三星公布HBM5与zHBM路线图，HBM5计划2028年量产，性能目标为HBM4E的2倍。新架构zHBM预计2029年推出，性能目标达HBM4E的8倍，旨在解决AI加速器散热瓶颈。
利多
技术路线图确认了三星在AI存储领域的长期布局，但短期内对现货价格影响有限。
- 相关厂商
- Samsung Electronics
- 影响评分
- 10 / 100，低影响
三星公布HBM5与zHBM路线图，HBM5计划2028年量产，性能目标为HBM4E的2倍。新架构zHBM预计2029年推出，性能目标达HBM4E的8倍，旨在解决AI加速器散热瓶颈。
技术路线图确认了三星在AI存储领域的长期布局，但短期内对现货价格影响有限。
三星zHBM散热降低50%且密度提升10倍，液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战，行业正加速转向CPO和STCO解决方案。
先进封装与液冷技术需求。
韩国供应商加大混合键合技术研发力度以支持HBM5。随着HBM堆叠层数增加，对芯片到芯片键合精度和信号传输效率的要求变得更加严格。
关注先进封装技术突破，但短期内对现货价格无直接影响。
韩日研究人员提出V-Die与MOSAIC架构，将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟，MOSAIC则利用感应耦合提升30%容量与3倍热导率。
该技术目前仍处于原型阶段，对现货价格无直接影响。
三星和SK海力士开发HPB及iHBM架构以解决HBM散热问题，预计HBM4e验证、HBM5量产。
技术路线图调整，短期供需无实质影响。
台积电推迟在2029年左右的A13节点采用ASML的高数值孔径EUV光刻机，因其成本过高且现有技术路线仍有效。此举基于公司通过多重曝光和光学微缩技术，成功延续了低数值孔径EUV设备的性能扩展路线。
此为长期技术路线调整，对当前电子元件供需与价格无直接影响。
SK海力士考虑采用台积电3nm工艺制造HBM4E逻辑芯片，以对标三星计划采用的4nm工艺。此举旨在通过更先进的逻辑工艺在下一代HBM竞争中获取性能优势。
此为2026年后的技术路线规划，对当前HBM4/HBM3e的供应和价格无直接影响。
三星在英伟达GTC大会上展示HBM4，并公布采用2nm基础芯片和1d DRAM技术的HBM5/HBM5E路线图。此为前瞻性研发公告，详述未来产品架构。
对当前HBM产品的供应、需求及价格无直接影响。
JEDEC成员正讨论将下一代HBM封装厚度标准放宽至825-900μm，高于当前HBM4的775μm标准。此举源于20层堆叠的减薄技术挑战以及TSMC SoIC封装带来的厚度增加。
此为远期技术规格讨论，对当前元件供应、价格及生产无直接影响。
韩美半导体将于2026年下半年推出新型Wide TC Bonder设备，旨在替代混合键合机用于HBM生产。该技术据称可提升HBM4及未来HBM5/HBM6的良率和质量，因混合键合技术商业化屡次延迟。
此为远期生产技术研发进展，对当前HBM组件供应、价格及库存无直接影响。
英特尔与软银旗下SAIMEMORY合作，基于其NGDB技术开发名为ZAM的新型堆叠DRAM架构，据称密度可翻倍且功耗减半。此举旨在为高性能计算和AI市场提供HBM的替代方案，但目前仍处于商业化开发阶段。
该长期技术合作可能在未来数年影响高端内存竞争格局，但对当前HBM现货供应与价格无直接影响。
三星电子HBM4E基片开发已进入后端设计阶段，项目进度过半。公司加速HBM路线图，HBM4E与HBM5预计分别于2027和2029年推出，并为英伟达、谷歌等客户强化定制设计。
此为长期研发进展，对当前HBM现货供应、价格及库存决策无直接影响。
已经到底了
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |