SK海力士HBM混合键合未量产，落后三星技术
SK海力士HBM混合键合技术遇阻，尚未量产样品。作为全球HBM营收第一的厂商，技术滞后或致客户流失。
利空
SK海力士供应链竞争力，或利好三星先进封装份额。
- 相关厂商
- SK hynix、Samsung Electronics
- 影响评分
- 65 / 100，中等影响
SK海力士HBM混合键合技术遇阻，尚未量产样品。作为全球HBM营收第一的厂商，技术滞后或致客户流失。
SK海力士供应链竞争力，或利好三星先进封装份额。
英特尔预计14A节点2028年量产，性能提升15-20%。该节点计划2027年下半年风险量产，目标对标台积电A14。
技术指标优化，中性：当前无现货价格影响。
文章指出SiC开发与实施正在推进，重点在于300mm化及下一代EV采用。这反映了行业向更大晶圆尺寸和电动汽车应用的转变。
SiC供应链技术趋势，短期价格影响中性。
IVWorks升级GaN外延片产线，引入自主AI生产系统DOMM。公司正从自动化向AI自主决策转型，以提升生产效率。
技术升级有望提升良率与产能利用率，但短期现货价影响有限。
Intel与ASML宣布High NA EUV光刻机量产100万片晶圆，主要应用于Intel 18A工艺。剩余35万片由台积电、三星等用于测试，双方正合作开发6x12英寸光罩以解决视场减半问题。
High NA EUV产能扩张及未来AI芯片制造的技术突破。
Plessey采用yieldWerx平台管理单晶MicroLED晶圆的百亿级数据点，解决AR显示器的良率挑战。该系统通过空间分析处理海量缺陷检测数据。此技术案例展示了高密度显示制造中良率管理的复杂性，对短期现货价格无直接影响。
三星代工宣布推迟1.4nm工艺量产至2029年，并坚持使用2nm工艺三年。TSMC计划在2026年H2量产1.6nm A16工艺，三星则推迟High-NA EUV的应用。
该消息属于技术路线图调整，对当前现货价格无直接影响。
台积电与阳明交大团队开发出0.42纳米氧化铝界面，用于单层二硫化钼晶体管。该技术解决了二维半导体栅极介电层成核难题，实现了强电场控制与低漏电。
该技术属于基础研发突破，目前对现货价格及供需无直接影响。
AMD Zen7架构（代号Snowmass）预计2028年年中发布，采用台积电1.4nm工艺，核心数达384个，IPC提升15-25%。该架构将采用台积电A14工艺及3nm/4nm混合芯粒设计，进一步强化AMD在服务器领域的竞争力。
长期技术路线图确认，强化AMD在高端服务器市场的竞争力。
TSMC面板级封装CoPoS与Intel EMIB技术对比，前者旨在提升AI加速器面积利用率，后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器，但电气性能与良率数据尚不明确；EMIB已量产多年。
两者在电气性能与制造工艺上存在不同权衡，影响未来高带宽内存封装方案选择。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组，将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺，制造平面螺旋或环形微型电感器，减少寄生电阻和电感。
台积电A14工艺性能与256Mb SRAM良率逼近90%，较四月提升约5%与10%。得益于N2代GAA技术的经验积累，A14开发进度显著快于N2。
AI与HPC客户强劲需求，但良率提升可能缓解未来供应压力。
英特尔计划推出双面供电的14A Gen2工艺，将金属间距压缩至21纳米。此举旨在应对台积电与三星的1.4纳米技术攻势。
英特尔代工竞争力提升，但量产时间表仍存不确定性。
三星电子将1.4nm量产推迟至2029年，并将Exynos 2800处理器工艺从1.4nm切换至2nm。此举旨在优先发展2nm工艺并提升良率。
三星推迟1.4nm量产及Exynos 2800节点切换，显示其战略重心转向良率优化而非激进制程。
imec、ASML 与台积电在 300mm 晶圆上实现 50nm 接触栅极间距的二维互补晶体管集成。该成果采用单次 EUV 光刻与反向薄膜晶体管结构，验证了二维材料在先进逻辑工艺中的可行性。
关注：该技术路线图将二维半导体推向后硅时代，但预计 2041 年前难以量产。
台积电计划2028年量产A14工艺，苹果A22 Pro将首发。该工艺承诺同速下功耗降30%，但晶圆报价4.5万美元，单颗芯片成本将超100美元。
长期成本压力显著。
Imec与索尼半导体展示晶圆正反面互联新方法。该技术旨在支持未来逻辑与存储器件的3D堆叠设计。
技术路线图进展。
粤芯半导体是截至2026年4月中国大陆唯一具备12英寸硅光晶圆大规模量产能力的企业。文章聚焦广州民营经济，列举粤芯半导体作为当地科技发展的代表案例。
该公司的独家地位标志着其在硅光领域的领先技术优势。
台积电在2026年欧洲技术研讨会上公布A12、A13及N2U工艺路线图，目标在先进封装中提升48倍晶体管密度。此次更新通过设计-技术协同优化（DTCO）和背供电技术，旨在提升能效并支持未来AI算力需求。
该路线图虽预示未来先进制程需求，但未涉及当前现货价格或产能变动。
黄仁勋称华为的Tau Scaling Law为突破，但未对TSMC构成威胁。华为LogicFolding技术旨在通过堆叠电路层实现高性能，预计2026年应用于Kirin芯片。
黄仁勋的评论缓解了对TSMC先进封装业务的担忧，但华为量产的不确定性限制了短期影响。
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |