GMS发布MOSA兼容Thunderbolt™启用的Expansion™模块
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
- 相关厂商
- General Micro Systems (GMS)
- 影响评分
- 60 / 100，中等影响
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
快科技10月19日消息，在2026年OCP全球峰会上，英特尔分享其硅光子愿景并提出“金锤子”战略：宣称自己是唯一能够以300毫米磷化铟（InP）硅光子技术大规模服务整个行业的高量产晶圆厂，这些300毫米晶圆将承载面向高性能计算（HPC）和人工智能（AI）领域未来NPO与CPO功能所需的尖端硅材料。数据中心系统与解决方案副总裁尼克·杜贝称硅光子为下一代系统的“金锤子”，并表示关于硅光子成为行业标准的讨论已持续一段时间，英特尔及其团队正夜以继日地工作，力求在未来几年内将其变为现实——此为愿景与计划，尚未实现。原文给出的原因是：行业在传输距离、带宽密度和每比特能耗方面正触及极限，而硅光子能够同时解决这些问题。英特尔还表示拥有可构建可靠硅光子平台的集成工具（如集成激光器，可实现无需维护的集成光源），并将推动外部光源社区标准以提供美国晶圆厂制造的多波长光源；预计将显著降低所有数据传输的每比特能耗，估计光子学系统可使其降至每比特5皮焦耳以下；并认为硅光子将开辟一类新系统，在机架、节点和系统规模上实现更大灵活性与更好能效。上述均为英特尔的宣示与预期，不构成已实现的结果。
据《工商时报》援引机构投资人消息，谷歌TPU v9项目（由联发科参与）的初步tape-out可能因设计修改推迟至2027年1月，出货可能推迟至2028年第一季度；2026年11月的送样目标保持不变，生产版本tape-out预计在第二季度。报道称，谷歌TPU v9 Core A设计（代号Humufish）的修改使开发延迟约三周，影响联发科负责的Core B与I/O设计。另据TrendForce，该芯片预计采用英特尔的EMIB-T先进封装，基板良率仍是产能扩展与成本竞争力的关键挑战。据彭博援引消息人士，字节跳动接近达成协议采购联发科的数据中心芯片，有望成为继谷歌（Alphabet）之后联发科的第二个主要ASIC客户。台湾ASIC设计公司方面：GUC受云端客户CPU与ASIC项目支撑，9月营收达新台币71.45亿元，同比增长97.8%；Alchip因3nm AI加速器出货增加，9月营收达新台币99.79亿元，同比大增496%。Faraday已取得三星2nm工艺设计套件（PDK）以争取相关设计机会；据《工商时报》报道，三星4nm产能据称已被满载利用，促使部分AI ASIC客户评估其2nm节点。Faraday还完成了英特尔18A-P的设计环境搭建并开始提供设计服务，计划在2027年争取更多项目。《工商时报》援引机构投资人称，全球AI ASIC加速器出货量预计2027年达到1410万颗，同比增长约69%。
10月18日消息，据 Tweaktown 报道，一名韩国半导体工程师（X 平台账号 @TTHUEONE）指控，特斯拉在与三星签订芯片代工协议时试图争取极为优厚的条款：既要获取敏感的制造工艺信息、审计权限，同时还要求压低报价；该工程师还称特斯拉的 Terafab 项目从三星位于得州泰勒的工厂挖走了大量员工。特斯拉与三星均没有对该指控予以证实或否认，原文未说明原因的指控真实性尚无定论。报道称，争议核心的代工合同方面，特斯拉 AI5 芯片已在三星泰勒工厂试生产，目标在 2027 年实现量产，算力目标为 2000 至 2500 TOPS；马斯克称该芯片性能约为同级别英伟达芯片的三倍、成本仅为后者的十分之一，但这些数据尚未得到第三方独立验证；AI6 与 AI6.5 芯片预计将分别采用台积电和三星的 2 纳米工艺，内存容量降至 144GB。另据消息，三星已从韩国本土调派先进制程良率工程师前往泰勒工厂，为计划在 2027 年启动的 2 纳米芯片量产做准备。《Business Post》今年 3 月曾报道两座工厂地理位置邻近对三星构成结构性风险，彼时特斯拉已在为该项目招聘半导体研发工程师。
据快科技10月17日消息，博主数码闲聊站公布的数据显示，截至W41周，华为Mate 90系列激活销量约为43.6万台，位居国产旗舰第一名。该系列包含五款机型：Mate 90、Mate 90 Pro、Mate 90 Pro Max、Mate 90 Pro Max典藏版和Mate 90 RS非凡大师。硬件方面，Mate 90标准版搭载麒麟9030芯片，Mate 90 Pro搭载麒麟9035芯片，Mate 90 Pro的12GB内存版本搭载麒麟9050，16GB版本、典藏版及RS版搭载麒麟9050 Pro芯片；麒麟9050 Pro首次采用逻辑折叠技术，不依赖更先进光刻节点。Mate 90系列起售价为5999元。原文未说明该销量数据的进一步原因或影响。
Terafab 项目已获得 16.8 亿美元的一期资金（四期总额最高可达 119 亿美元）；其位于奥斯汀的研究晶圆厂正在每月处理几千片晶圆，迭代工艺配方、晶体管设计和封装变体，而格里姆斯县正在建设的产能晶圆厂目标是每月 10 万片晶圆起始量，首片硅预计在 2029 年交付，采用埃隆·马斯克所命名的英特尔 14A 工艺。站点和一期资金已获批准，研究晶圆厂正在施工，但尚未公开首片晶圆日期或所有权条款，且特斯拉和英特尔均未签订合约约束。文章认为，先进封装而非光刻将决定单屋顶概念是否盈利。
据Moore's Law Is Dead YouTube频道曝光的裸片照片，Intel即将推出的移动端"Nova Lake"系列芯片细节披露。其中"Nova Lake-HX"采用8+16+4核心配置（8个P-Core、16个E-Core、4个LPE-Core），总硅片尺寸为12x30毫米、合计360平方毫米，由六颗不同工艺节点的裸片组成：图形tile基于Intel 3-E节点，内含4个Xe GPU核心，面积约26平方毫米；21平方毫米的虚拟裸片用于封装结构完整性；72平方毫米的大裸片基于Intel 18A-P节点，承载4个LPE-Core并作为中央枢纽；另一颗58平方毫米的18A-P裸片作为外设控制tile；主计算tile由外部代工（TSMC N2P节点）承载8P+16E CPU核心配置，占最大面积104平方毫米；旁边还有85平方毫米的无源tile用于结构完整性和"Nova Lake-HX"芯片的预期运作。"Nova Lake-H"变体采用4+8+4配置（4个P-Core、8个E-Core、4个LPE-Core），封装明显更小，为12x23毫米、总面积276平方毫米；除主计算tile（TSMC N2P节点、4P+8E核心配置、55平方毫米）外，其余配置与HX相同，其相邻无源裸片仅45平方毫米，外设控制裸片、中央枢纽裸片和图形tile均采用Intel节点制造并与HX变体相同。
台积电公布2026年第三季度创纪录的盈利，并预测第四季度收入将进一步增长15%，使全年美元收入增长率有望达到44%。供应链消息人士称，这次财报电话会传递了更重要的信息：台积电日益明确地宣示其在先进制程技术和制造规模上的领先地位所赋予的议价能力。
据ZDNet报道，SK hynix发布了超轻量级事务处理单元(H-TPU)架构，用于SSD数据面控制与事务处理，将存储控制任务分布在数十个紧凑的H-TPU集群上。据副总裁Koo In-jae（负责SoC设计）介绍，H-TPU取消超标量与乱序执行等复杂CPU特性，采用简化的四段流水线，使处理器面积降至传统CPU核心的约4%、功耗降至约2.5%，且仅激活所需模块。SK hynix还计划基于H-TPU引入硬件自动化(HWA)，将指令处理、数据地址查找、临时缓冲区复制等重复性存储控制任务交给专用硬件电路。SK hynix预期基于H-TPU的控制器架构可与面向AI工作负载的高带宽闪存(HBF)互补；AI推理高度读密集，读写比可达约30万比1，AI编译器与运行时可提前告知HBF SoC数据处理需求以预取数据。另据韩联社报道，三星已于2026年7月开始量产基于PCIe 6.0的企业级SSD PM1763，采用新开发的4nm控制器与第九代V-NAND，性能为前代的两倍以上、能效超过1.8倍。
Sipeed 宣布了其 MaixStation，这是一款与 Nvidia DGX Spark 和 AMD Ryzen AI Halo 竞争的国产产品，预计 128GB 型号售价约 3,999 美元。公司表示，签现已开放，将在 2026 年底进行 Kickstarter 众筹，众筹结束后三个月内开始发货。NPU 工具链将在 2026 年 10 月底发布。该公告发布于 2026 年 10 月 15 日。
华为半导体EDA首席科学家黄宇于10月15日在2026湾芯展的公开演讲中表示，华为提出的韬定律当前面对的最大核心挑战集中在全流程EDA工具领域，整个韬定律推进落地的全路径里最大的挑战始终来自EDA工具的适配迭代。他详细拆解了韬定律的四层架构：第一层为器件层，核心方向是优化晶体管物理结构和芯片内部互联方式，从最源头压缩器件运行的时间常数；第二层为链路层，是整个韬定律体系里最具突破性的自主创新点；第三层为芯片层，核心逻辑是通过软硬件深度协同设计，探索全新的算力芯片架构路径；第四层为系统层，即超级节点、机柜互联场景，优化方向是研发更高效的通讯协议，实现数据传输速度的量级提升。他还指出先进制造工艺挑战、大规模量产工程化挑战、全栈系统设计挑战也是推进过程中需逐个攻克的核心难关。
台积电公布第三季度各制程节点占总晶圆收入的比例：2纳米占8%，3纳米占33%，5纳米占28%，7纳米占10%。先进技术（定义为7纳米及更先进的技术）合计占总晶圆收入的79%。此为收入结构数据，原文未提及价格变动、产能变化或原因。
36氪获悉，中信证券发布研报称，ABF封装基板是受益于AI成长逻辑最持续的PCB产业环节之一，深度受益于PCB载板化的升级趋势，市场空间和利润有望快速爆发。该机构判断行业产能缺口短期内或将持续扩大，行业涨价有望持续；并从国产板厂及国产客户视角切入，判断当前已成为国产ABF载板全面起量的关键节点，看好国产厂商ABF载板业务未来的业绩弹性。以上均为中信证券的判断与预期，并非已实现的价格变动或产能变化，原文未说明具体涨价幅度或时间。
2026年10月14日，TrendForce报道OCP全球峰会2026，Arm表示CPU市场预计从2026年52亿美元增长至2030年3000亿美元，因具象AI重新定义数据中心架构；Arm AGI CPU于2026年3月首次亮相。
CXMT总裁曹坤宇宣布，公司首款4F² DRAM产品将是服务器DDR5 RDIMM，预计年底前推出；该宣布在Integrated Chips and Chiplets Conference上周六发表，文章发表于2026年10月13日。该内存采用垂直晶体管将电池占地面积在纸上减少约三分之一，但尚未公布速度或容量。CXMT预计将销售一种仅在三星和SK海力士研究论文中出现的存储单元。原文未说明原因。
2026年10月13日报道：微软与英特尔周一发布最新自研AI加速器，挑战英伟达。据Reuters，微软Maia 300采用多芯粒架构，核心计算芯粒使用台积电2nm（N2P）工艺，内存控制器与I/O功能采用3nm工艺；据Seoul Economic Daily，Maia 300搭载八颗HBM4堆栈，较Maia 200的六颗HBM3E增加，内存容量从216GB提升至288GB。微软称该架构提供36%更多计算FLOPs、2.5倍HBM带宽和14%更高的scale-up带宽。据Reuters，微软计划明年推出可能超过100万颗Maia 300加速器，每机柜容纳96颗芯片、功耗约167kW，并声称每兆瓦计算输出较领先GPU系统高约40%；据Seoul Economic Daily，每机柜HBM堆栈总数将从288增至768（2.7倍），为存储供应商带来潜在新增长机会。SK hynix被视为领先竞争者（曾为Maia 200唯一HBM3E供应商），三星凭借现已量产的36GB 12层HBM4也可能获得订单。英特尔方面，据Tom's Hardware，在OCP 2026上英特尔将基于Xe3P架构的原Crescent Island AI推理加速器正式命名为Intel GPU D-Series，公布FP8算力1.3 PFLOPS、内存带宽1.5TB/s的性能目标；据Wccftech，其弃用HBM而采用LPDDR5X（HBM日益昂贵且供应受限），支持最高480GB LPDDR5X（参考PCIe卡为160GB），定位为AI推理的成本高效方案；该350W加速器的制造工艺未公布。上述均为发布与计划状态，部署与订单尚未落地。
GlobalFoundries以称为FDX Fusion的方案重回先进节点竞赛，该方案基于全耗尽绝缘体上硅（FD-SOI）技术。背景方面：2018年，GlobalFoundries曾宣布无限期停止其7 nm节点开发，原文将此归因于节点设计成本日益高昂（需要数十亿美元投资）、复杂度提升以及许多厂商遇到良率与制造困难；此后该公司继续开发不专注于更小晶体管尺寸的独特半导体方案。原文称FDX Fusion通过在沟道下方创建全绝缘层进一步强化衬底隔离，可实现超低功耗存内计算、嵌入式非易失性存储（如eMRAM）的无缝集成以及高效密集逻辑设计。GlobalFoundries声称FDX Fusion在尺寸方面具备7 nm级节点特性，且晶体管密度为第一代22FDX节点（22 nm级设计）的两倍。上述性能数据为公司声称，事件状态为公布/计划性质。
据《韩国经济新闻》报道，多名半导体行业人士对马斯克旗下Terafab半导体制造项目的可行性提出质疑，认为高效生产芯片的难度大于将火箭送往火星。Terafab旨在服务特斯拉、SpaceX及相关人工智能业务，马斯克此前设想最终建立每年1太瓦计算能力的生产体系。马斯克确认正在与台积电讨论潜在合作，但随后澄清Terafab仍将由其旗下企业负责建设和运营，台积电可能考虑的合作仅限于租用部分厂区，并非接管整个项目；英特尔是已知的重要技术合作伙伴，其下一代14A制造工艺预计将在项目初期的逻辑芯片生产规划中发挥作用。熟悉台积电内部情况的人士和三星相关人士均指出，建设晶圆厂相对容易，真正的挑战在于持续生产质量稳定、良率足够高的芯片；三星人士认为这种能力成熟可能需要至少30年。韩华证券分析师朴俊勇认为英特尔的制造经验将成为Terafab建立端到端芯片供应链的重要支撑。原文未说明该项目遭遇挫折的具体原因，质疑主要针对先进制程良率与量产能力需长期积累。
台积电举办2026开放创新平台（OIP）生态论坛，提出人工智能正在重塑半导体设计，认为更快的芯片需要在逻辑、存储、封装、互连、供电和设计方法等整个系统层面取得进展。台积电称OIP平台拥有28家可信合作伙伴、超过10万个经硅验证且量产验证的IP产品，以及超过3000名工程师。其5.5倍掩模版尺寸的CoWoS封装已量产，并描述了在3DFabric Alliance支持下走向超过14倍掩模版封装的路径。连接方面，采用COUPE技术的200-gigabit-per-second微环调制器已量产，报告误码率低于10⁻⁸，并规划400-gigabit-per-second调制、多波长和光纤阵列集成，目标是在2030年达到每毫米每秒4太比特。台积电称超过70%的OIP论坛论文使用AI解决方案或涉及AI用例，并介绍六家初创企业；其提议的AI Design Kit（ADK）将设计赋能模式转向代理式AI框架。原文明确说明图表所示为公司展望与预估，其预测应视为推断。
这是一篇由西门子数字工业软件Calibre Design Solutions产品工程师Bhanu Pandey撰写的技术评论文章，主题为模拟/混合信号(AMS)验证中的“浮动网络(floating net)”结构缺陷。文章引用Wilson Research Group / Siemens EDA功能验证研究称，首次流片成功率处于历史低位，近68%的设计需要两次或更多次流片，而AMS验证仍是导致重新流片的主要来源之一。文章解释浮动网络的成因（断电模式下节点失去低阻抗通路、由寄生电容上的俘获电荷决定电压、漏电流导致电压漂移，可能引发闩锁或永久性物理损坏），并列举SPICE仿真无法捕获该缺陷的三个原因：收敛处理(gmin stepping)掩盖缺陷、时间尺度问题、测试激励覆盖不足。文章以内部标注为“VICTIM”网络的设计案例说明缺陷在仿真中被掩盖但在硅片中造成大电流尖峰、损坏输出级并导致昂贵的现场失效和重新流片。文章主张采用自动化结构分析（如Calibre Insight Analyzer）在流片前检测浮动网络，将可靠性验证左移，但未涉及任何价格、供需、产能或采购相关信息，属于背景性技术内容。