模拟可靠性隐患：SPICE为何难以发现悬空节点缺陷

这是一篇由西门子数字工业软件Calibre Design Solutions产品工程师Bhanu Pandey撰写的技术评论文章，主题为模拟/混合信号(AMS)验证中的“浮动网络(floating net)”结构缺陷。文章引用Wilson Research Group / Siemens EDA功能验证研究称，首次流片成功率处于历史低位，近68%的设计需要两次或更多次流片，而AMS验证仍是导致重新流片的主要来源之一。文章解释浮动网络的成因（断电模式下节点失去低阻抗通路、由寄生电容上的俘获电荷决定电压、漏电流导致电压漂移，可能引发闩锁或永久性物理损坏），并列举SPICE仿真无法捕获该缺陷的三个原因：收敛处理(gmin stepping)掩盖缺陷、时间尺度问题、测试激励覆盖不足。文章以内部标注为“VICTIM”网络的设计案例说明缺陷在仿真中被掩盖但在硅片中造成大电流尖峰、损坏输出级并导致昂贵的现场失效和重新流片。文章主张采用自动化结构分析（如Calibre Insight Analyzer）在流片前检测浮动网络，将可靠性验证左移，但未涉及任何价格、供需、产能或采购相关信息，属于背景性技术内容。

来源：SemiWiki · 2026/10/8 · 查看原始来源