ClockEdge探讨时钟网络仿真技术,优化30%芯片功耗
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术,旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%,且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设,从而优化PPA(性能、功耗、面积)目标。
- 相关厂商
- ClockEdge
- 影响评分
- 10 / 100,低影响
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术,旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%,且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设,从而优化PPA(性能、功耗、面积)目标。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
中国最大AMOLED DDIC设计商Viewtrix成立两家子公司,专注光I/O与UCIe IP。此举旨在拓展AI互连领域,覆盖机架级与芯片级连接。
战略转型初期,尚未对现有供应链价格产生直接冲击。
海光芯诚与北大等共建光互联实验室,聚焦硅光芯片与封装。该实验室旨在构建全链条研发体系。
光通信技术长期研发投入增加,利好硅光产业链。
英特尔宣称14A制程性能目标落后台积电A14不到5%。该工艺计划于2028年量产,引入RibbonFET与PowerDirect技术。
(中性) - 竞争格局确认,但当前供需无直接冲击。
研究分析了PAB和PEB工艺参数对DUV浸没式光刻随机误差的影响。文章指出光刻胶烘烤过程存在化学图像平滑与保真度之间的权衡。
优化烘烤工艺有助于提升先进制程的良率与工艺稳定性。
英飞凌强化800VDC AI数据中心用碳化硅肖特基二极管(SSCB)开发。此举旨在提升AI算力场景下的功率管理效率。
三星计划于2028年率先在高NA EUV工艺下量产DRAM,为业界首创。TSMC也计划在2030年实现量产。
该技术路线图虽预示未来产能升级,但短期内对现货价格及供需无直接影响。
Marvell扩内存去聚合策略以缓解AI基础设施瓶颈。该方案利用CXL、SSD及光互连技术解决内存限制。
技术趋势,暂无具体供需数据。
压接连接器向AI及工业领域扩张,采用CuNiSi等合金材料。该技术提供免焊接组装方案,支持高集成度与功率密度。
关注高密度连接器及铜合金材料需求,但无具体价格或产能变动数据。
英特尔18A-P工艺通过Power Boost和应变工程,将RibbonFET和PowerVia性能提升至第一代以上,功耗降低18%,开关速度提升12%。该工艺在保持设计兼容性的前提下,通过优化接触电阻和互连层,实现了更高的晶体管驱动电流。
该技术升级将增强英特尔代工服务的长期竞争力,但短期内对现货市场价格无直接影响。
英特尔14A缺陷密度下降速度创22纳米以来最佳,CFO称自22nm以来从未见过。该节点计划2027年下半年风险量产,2028年大规模量产,技术难度高。
未来产能需求,但距量产尚有两年,目前对现货价格影响中性。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
Keysight首席技术官Jonathan Wright探讨多物理场工作流与AI的融合,指出当前工程团队在AI验证方面存在盲区。
工程软件领域的技术演进趋势。
MacDermid Alpha展示用于高功率电子制造的新型焊料与烧结技术。该技术旨在提升高产量生产中的附着一致性。
对当前市场价格无直接影响。
Siemens产品工程师Mauli Shah提出新策略,将对称性验证前置以避免后期重修。传统手动方法效率低下,交互式工作流程能压缩迭代周期。
EDA验证工具厂商受益于设计流程优化需求。
新系统利用专用麦克风与AI算法,实现听觉官能检查的最短3秒异常判定。该技术主要应用于医疗及工业控制领域,拓展了MEMS麦克风的使用场景。
MEMS麦克风在医疗检测领域的潜在需求增长。
TSMC面板级封装CoPoS与Intel EMIB技术对比,前者旨在提升AI加速器面积利用率,后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器,但电气性能与良率数据尚不明确;EMIB已量产多年。
两者在电气性能与制造工艺上存在不同权衡,影响未来高带宽内存封装方案选择。
SK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师,并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈,SK海力士正与台积电推进HBM4及下一代架构研发。
(技术路线图更新,短期供需无直接影响)。
三星计划2026年底量产CXL 3.2内存模块,SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈,两家厂商正开发CXL技术以扩展AI内存。
长期技术演进,对当前现货价格无直接冲击。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |