Toray测试150°C薄膜电容,散热结构减半
Toray Industries成功测试150°C耐高温薄膜电容原型,散热结构尺寸减半。该技术解决了高功率驱动系统中的热稳定性问题,对飞行汽车等新兴领域至关重要。
长期利好耐高温薄膜电容需求,推动高功率应用设计优化。
- 相关厂商
- Toray Industries
- 影响评分
- 10 / 100,低影响
Toray Industries成功测试150°C耐高温薄膜电容原型,散热结构尺寸减半。该技术解决了高功率驱动系统中的热稳定性问题,对飞行汽车等新兴领域至关重要。
长期利好耐高温薄膜电容需求,推动高功率应用设计优化。
行业正向30GHz以上的毫米波频段及波导技术转移以克服信号损耗。传统互连技术在高频下失效,工程师需重新设计信号路径。
GaN 与 GaAs 在射频领域的替代趋势。
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
Geekerwan与Kurnal Insights拆解了华为Mate 90 Pro Max的麒麟9050 Pro,发现其采用两个垂直堆叠的芯片而非传统单平面设计。这展示了华为独特的LogicFolding封装技术。
(技术趋势,无直接供应影响)。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
Altman支持的初创公司Volantis计划利用光子中介层将AI加速器内存带宽提升至240 TB/s,容量达10 TB。该技术通过光波导替代电气互连,突破传统GPU受限于芯片边缘的容量瓶颈。
技术概念,短期无供需影响。
英伟达与Synopsys合作将物理仿真整合进AI基础设施,以支持物理AI发展。该举措旨在通过高保真数字孪生解决仿真到现实的差距。
该技术趋势预示未来AI芯片及EDA工具需求增长,但短期无具体价格影响。
文章提出利用IP方案和虚拟平台优化AI SoC部署流程以提升互操作性。该方案旨在解决多芯片系统开发中的复杂性问题。
此为技术趋势分析,暂无明确的供需或价格影响。
UCIe 3.0标准统一了封装内die-to-die通信,使PCIe 8.0流量能无缝跨越chiplet边界。
技术标准升级对短期现货价格无直接影响。
慕尼黑工大等机构与Applied Materials合作发表技术论文,对比A7 CFET与A10 Nanosheet FET。研究利用物理模型评估从寄生RC到芯片可靠性的系统-技术协同评估流程。
该技术进展属于研发背景,短期内对现货市场供需无直接影响。
台积电LC Lu在OIP论坛提出AI芯片设计路线图,聚焦纳米片晶体管与先进封装。为解决AI训练与推理的功耗瓶颈,路线图强调逻辑与内存集成及光互连技术。
长期技术演进利好先进封装与HBM产业链,但短期无具体供需数据。
AMD在Linux驱动中增加GDDR7支持,确认RDNA 5架构开发。此次更新涉及IH 8.0、NBIF 7.10等新IP模块,但未提及具体产品发布时间。
虽为技术预研,但预示未来GPU及高带宽内存需求预期。
半导体制造中缺陷率上升常被误认为是设备故障,实则可能是样品制备或环境因素导致。文章指出企业在购买新仪器前需先诊断根本原因,明确变化点与决策阻塞点。
该观点有助于优化供应链管理,但对短期现货价格无直接影响。
ASML坚持使用激光产生等离子体(LPP)技术,计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好,但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划,短期现货价格影响中性。
Resonac半导体材料CTO指出面板级封装面临五大材料挑战,并计划建设510x515mm试产线。随着先进封装技术重塑半导体价值链,材料创新成为关键突破点。
该技术进展对短期供需无直接影响,属长期研发背景信息。
Plessey采用yieldWerx平台管理单晶MicroLED晶圆的百亿级数据点,解决AR显示器的良率挑战。该系统通过空间分析处理海量缺陷检测数据。此技术案例展示了高密度显示制造中良率管理的复杂性,对短期现货价格无直接影响。
三星公布HBM5与zHBM路线图,HBM5计划2028年量产,性能目标为HBM4E的2倍。新架构zHBM预计2029年推出,性能目标达HBM4E的8倍,旨在解决AI加速器散热瓶颈。
技术路线图确认了三星在AI存储领域的长期布局,但短期内对现货价格影响有限。
台积电将微通道冷却纳入研发路线图,以解决AI芯片功耗激增的问题(5年内6倍)。随着封装功耗从600W增加到4100W,行业正从风冷转向液冷。
该技术代表了先进封装的长期方向,但制造挑战意味着短期内不会出现供应中断。
合见工软发布国内首款三维芯片物理设计工具UniVista 3DIC Designer,适配逻辑折叠与韬定律技术。该工具打破国内商用级3DIC物理设计工具空白,支持2-die/3-die逻辑折叠及异构堆叠。
国产EDA产业链,为AI算力芯片提供自主可控的三维设计底座。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |