英伟达要求三星、美光和海力士使用台积电3纳米节点制造的基die用于其定制NVHBM，原因是标准化；三星和美光已确认同意该请求，预计2027年量产；海力士已使用台积电12纳米工艺生产HBM4基die；三星亦在验证其2纳米工艺作为备用；三星将继续为不想采用NVHBM的客户生产标准HBM。NVHBM相比标准HBM4E可提供最高30.%更高带宽和15%更低功耗。
据Seoul Economic Daily报道（ZDNet曾在9月报道三星为定制HBM采取双轨策略，同时利用自家代工和竞争对手台积电），NVIDIA已要求三星、SK hynix和美光在其于8月发布的NVHBM基底层中采用台积电3nm工艺。据称三星设备解决方案（DS）部门经内部评估后同意了这一要求。报道给出的原因是：NVIDIA推动供应商间生产标准化以确保HBM性能一致并简化产品验证；此外行业估计台积电3nm良率超过90%，而三星代工2nm（SF2）工艺良率约为60%。NVHBM的定制基底层集成了传统上由GPU承载的内存控制器；据NVIDIA称，相比标准HBM4E，该技术提供最多30%的更高内存带宽、15%的更低HBM功耗和25%的更多XPU计算裸片面积。该合作并非全新：据Seoul Economic Daily，三星和台积电四年前首次合作以确保HBM与台积电GPU封装工艺兼容，此次是首次延伸至HBM制造。三星仍保留自有代工选项：由于台积电3nm产能面临AI加速器和智能手机芯片的竞争需求，三星正在2nm工艺上验证NVHBM基底层生产，作为台积电产能受限时的潜在替代方案。台积电在10月15日的财报电话会议上提示3nm产能紧张，该节点占第三季度晶圆销售额的33%，为其所有工艺节点中最大份额；据Economic Daily News，董事长兼CEO魏哲家宣布在台南再建一座3nm晶圆厂的计划（叠加亚利桑那、日本熊本和台湾南部科学园区的现有扩建项目），新厂定于2028年上半年开始量产。三星还继续为标准HBM产品线自制基底层：今年早些时候进入量产的HBM4和正在进行生产验证的HBM4E均使用三星代工4nm工艺制造基底层，其核心裸片在其华城和平泽园区的1c DRAM产线上制造；三星计划对供应其他客户（包括AMD）的定制HBM保持基底层turnkey生产方式。
据Wccftech报道，一位韩国半导体工程师（X账号@TTHUEONE）指控特斯拉在与三星的AI5和AI6芯片代工合同中要求获取三星内部晶圆厂信息及审计权，同时大幅压低代工价格；该工程师还指控Terafab项目从三星位于得州的Taylor晶圆厂挖走大量员工，并称特斯拉之所以转向Samsung Foundry是因为TSMC未满足其要求。此前本周早些时候，马斯克曾称赞美光在存储芯片未来价格上'合理'，并称其他厂商'敲诈'，被普遍解读为对三星的批评。背景方面：Business Post曾在3月警示Terafab（厂址距三星Taylor厂约30分钟车程）可能加剧对人才和设备以及知识产权/制程诀窍的竞争；Financial News于10月12日报道三星已开始从韩国抽调先进制程良率工程师赴Taylor厂并扩大当地招聘，为计划2027年的2nm量产做准备，目标2026年底前投运，特斯拉是关键客户之一；Seoul Economic Daily在9月报道三星已在Taylor厂试产特斯拉AI5芯片，良率验证进行中，2027年全面量产。AsiaToday早前报道称特斯拉AI5/AI6订单预计支撑Taylor厂初期产能利用率，且TSMC可能参与Terafab或使三星争取未来订单复杂化。TSMC董事长魏哲家确认正就Terafab进行讨论但结果不确定，并强调涉及TSMC的晶圆厂须由其自身运营；而据路透社，马斯克在10月7日表示其公司将自建自营Terafab，TSMC可能转租部分设施而非承担运营角色。
IBM与西门子宣布开展联合研究，推进IBM今年公布的NanoStack晶体管架构，重点开发新一代芯片设计、仿真与制造所需的工具和工艺；IBM负责半导体器件技术，西门子贡献电子设计自动化、工艺模拟、光刻优化及先进制造软件能力。NanoStack把传统并排排布的晶体管改为垂直堆叠并让不同层错位排列，IBM称其为业界已知首种基于纳米片的三维晶体管设计。IBM今年6月公布其7埃米级（0.7纳米）技术研究成果，称在指甲大小的芯片上可集成近1000亿个晶体管，密度约为其2纳米芯片的两倍；据IBM论文估算，与其2纳米节点相比最高可带来约50%的性能提升，或在性能相当时降低约70%的能耗；另有研究显示NanoStack架构可使SRAM面积缩小约40%——这些均属IBM对研究技术的测算和预测，不是已量产产品的实测表现。IBM表示已通过超薄介电键合、双沟道工程及可正常切换的CMOS反相器等实验验证NanoStack具备实际制造和运算可行性，但量产仍需解决晶圆键合与对准、层间散热、微细布线、背面供电及三维检测等问题；IBM曾称最早可能在未来五年内推进至生产阶段。此次合作公告未公布具体开发时间表、投资金额或商业量产客户，重点在于建立工具链而非宣布新芯片投产。
微软发布了其最新的内部AI专用集成电路（ASIC）Maia 300及其服务器机架，其计算芯片let使用台积电先进的N2P工艺（是台积电基线2nm或N2的增强扩展版本）。供应链消息显示，联想而非台湾厂商将组装Maia 300服务器机架。
日本LSTC与Rapidus建立公私学框架，支持2nm芯片量产。此举旨在强化日本在先进制程领域的全球竞争力。
日本先进制程产能布局，短期供需无实质影响。
英特尔14A制程获苹果、英伟达等八家巨头评估，旨在分散供应链风险。该技术融合RibbonFET与High-NA EUV，相比18A节点功耗降低25%-35%。
目前处于技术验证期，尚未转化为确定性订单，台积电短期仍主导。
高通正与三星磋商，计划为骁龙8 Elite Gen 6采用台积电与三星分工的双代工模式。此举旨在应对台积电先进制程报价上涨及产能紧张，通过分散制造风险降低供应链集中度。
三星2nm良率提升能否支撑量产，以及双代工模式对成本与供应稳定性的潜在影响。
联发科与英特尔合作EMIB-T封装，推进400G SerDes IP。目标谷歌TPU v10及Meta定制AI芯片。
暗示高端AI芯片封装与高速接口需求增长。
三星与博通签署2000亿美元谅解备忘录，锁定2nm GAA与HBM4产能。博通将采用三星全流程服务，利用其2nm工艺与1c DRAM协同优化AI加速器。
三星先进制程与HBM4需求，凭借一体化优势对台积电纯代工模式构成竞争压力。
三星与博通签署价值2000亿美元的5年合同，供应2纳米及以下先进制程芯片。该协议旨在加强AI基础设施合作，并应对来自台积电的竞争。
该合同确认了对先进代工产能的强劲需求，利好三星的2纳米路线图。
Anthropic正探索自研AI芯片，并与三星洽谈2nm代工及先进封装。此举紧随OpenAI与博通合作推出Jalapeño芯片之后。
潜在增加先进封装与2nm产能需求，利好三星代工业务。
Marvell与台积电洽谈A14制程用于下一代AI连接芯片，并承诺10亿美元预付款锁定产能。此举紧随博通试产3nm DSP之后，显示行业正积极利用先进制程满足AI数据中心带宽需求。
锁定先进产能显示其对AI需求前景的信心，可能引发后续供应链紧张预期。
Rapidus与UKSC签署谅解备忘录，旨在加强未来半导体制造合作。该协议建立在日英领导人2026年1月同意加强技术合作的基础上。
未来2nm逻辑芯片产能扩张计划。
三星代工与Cadence扩大2nm及3D-IC设计能力认证。此举旨在强化AI基础设施系统的设计支持。
该合作对先进制程供应链生态的长期影响。
Google计划在2028年将部分Tensor芯片订单交由三星2nm工艺代工，以缓解产能压力，台积电仍将承担主要生产任务。
三星先进制程产能，利空台积电单一代工依赖度。
苹果与英特尔达成初步代工协议，18A工艺晶圆报价较台积电低约25%。苹果计划在2027年起将入门级M系列芯片及2028年非Pro系列iPhone芯片迁移至英特尔产线，利用美国本土产能对冲地缘风险。
台积电高端制程议价能力，利多英特尔代工业务翻身，但良率与产能达标仍是关键变量。
Synopsys与台积电深化2nm工艺合作，涵盖硅验证IP与CoWoS封装技术。双方合作旨在加速高性能计算系统开发，标志着行业向生态级创新转型。
此为技术趋势与生态整合，暂无直接供应或价格变动信号。
安蒙访韩讨论将部分订单交还三星2nm产线，此前骁龙888因高功耗导致高通转向台积电。三星Exynos 2600已量产，此次合作旨在实现供应链多元化。
产能分配策略生变。
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |