Wiwynn与GUC展示CPO集成系统
Wiwynn、Ayar Labs与GUC将于2026 OCP峰会展示集成计算系统。此举标志着三方在CPO(光电共封装)技术路线上的战略合作里程碑。
CPO技术长期发展,短期无供需或价格波动影响。
- Related manufacturers
- Wiwynn Corporation, Global Unichip Corp, Ayar Labs
- Impact score
- 10 / 100, low impact
Wiwynn、Ayar Labs与GUC将于2026 OCP峰会展示集成计算系统。此举标志着三方在CPO(光电共封装)技术路线上的战略合作里程碑。
CPO技术长期发展,短期无供需或价格波动影响。
行业正向30GHz以上的毫米波频段及波导技术转移以克服信号损耗。传统互连技术在高频下失效,工程师需重新设计信号路径。
GaN 与 GaAs 在射频领域的替代趋势。
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
Altman支持的初创公司Volantis计划利用光子中介层将AI加速器内存带宽提升至240 TB/s,容量达10 TB。该技术通过光波导替代电气互连,突破传统GPU受限于芯片边缘的容量瓶颈。
技术概念,短期无供需影响。
UCIe 3.0标准统一了封装内die-to-die通信,使PCIe 8.0流量能无缝跨越chiplet边界。
技术标准升级对短期现货价格无直接影响。
台积电LC Lu在OIP论坛提出AI芯片设计路线图,聚焦纳米片晶体管与先进封装。为解决AI训练与推理的功耗瓶颈,路线图强调逻辑与内存集成及光互连技术。
长期技术演进利好先进封装与HBM产业链,但短期无具体供需数据。
UTS、TU Munich和上海科技大学联合发布IC-ThermBench基准测试,包含5万份2.5D芯片热数据。该研究旨在为2.5D/3D-IC的热学习提供通用化评估标准。
这是纯技术层面的研发进展,不涉及产能、价格或供需变动。
文章提出工程状态连续性是半导体研发的关键。作者强调从设计到量产的各阶段需保持紧密关联。
该理论探讨对当前现货价格或产能无直接影响。
台积电将微通道冷却纳入研发路线图,以解决AI芯片功耗激增的问题(5年内6倍)。随着封装功耗从600W增加到4100W,行业正从风冷转向液冷。
该技术代表了先进封装的长期方向,但制造挑战意味着短期内不会出现供应中断。
华为、苏黎世联邦理工及华中科技大学联合发布名为FLINT的论文,提出利用高带宽闪存(HBF)基板解决LLM推理中加速器内存容量受限问题。
该技术目前处于研发阶段,对现货市场供需无直接影响。
密歇根大学迪尔伯恩分校研究人员提出2.5D和3D封装液冷通道的物理引导生成式设计框架。该研究在2.7千瓦多芯片封装中验证了热管理拓扑优化。
无直接交易影响。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
台积电CoWoS-L良率达98%,可支持5.5倍光罩尺寸芯片量产。这是该技术首次在量产规模下处理5.5倍光罩尺寸芯片。
台积电2029年14倍光罩尺寸封装技术的量产进度。
TSMC面板级封装CoPoS与Intel EMIB技术对比,前者旨在提升AI加速器面积利用率,后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器,但电气性能与良率数据尚不明确;EMIB已量产多年。
两者在电气性能与制造工艺上存在不同权衡,影响未来高带宽内存封装方案选择。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
SK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师,并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈,SK海力士正与台积电推进HBM4及下一代架构研发。
(技术路线图更新,短期供需无直接影响)。
文章指出触觉感知是物理AI的关键瓶颈,机器人需通过多模态传感实现安全交互。这预示着触觉传感器和力传感器在机器人领域的需求将显著增长。
触觉传感器需求前景看好。
JEDEC发布JESD330-4标准,定义SPHBM4接口,利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。
有机基板成本低于硅基板,有望降低HBM4模组成本并提升堆叠数量。
CPO技术需从器件设计转向全电光路径实现,封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升,单纯提升光器件性能已不足以支撑系统级集成。
CPO产业链设计工具与封装工艺的协同演进。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |