Marvell与Siemens EDA展示CoWoS验证新法
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
- Related manufacturers
- Marvell, Siemens EDA, TSMC
- Impact score
- 10 / 100, low impact
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
Altman支持的初创公司Volantis计划利用光子中介层将AI加速器内存带宽提升至240 TB/s,容量达10 TB。该技术通过光波导替代电气互连,突破传统GPU受限于芯片边缘的容量瓶颈。
技术概念,短期无供需影响。
台积电LC Lu在OIP论坛提出AI芯片设计路线图,聚焦纳米片晶体管与先进封装。为解决AI训练与推理的功耗瓶颈,路线图强调逻辑与内存集成及光互连技术。
长期技术演进利好先进封装与HBM产业链,但短期无具体供需数据。
台积电将微通道冷却纳入研发路线图,以解决AI芯片功耗激增的问题(5年内6倍)。随着封装功耗从600W增加到4100W,行业正从风冷转向液冷。
该技术代表了先进封装的长期方向,但制造挑战意味着短期内不会出现供应中断。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
英伟达计划于2028年下半年量产代号“费曼”的下一代GPU,采用台积电A16工艺。该芯片将结合SoIC 3D堆叠、CoWoS-L封装及CPO光互连技术,并导入定制化HBM4E内存。
未来先进封装与光互连产能布局。
台积电与阳明交大团队开发出0.42纳米氧化铝界面,用于单层二硫化钼晶体管。该技术解决了二维半导体栅极介电层成核难题,实现了强电场控制与低漏电。
该技术属于基础研发突破,目前对现货价格及供需无直接影响。
台积电CoWoS-L良率达98%,可支持5.5倍光罩尺寸芯片量产。这是该技术首次在量产规模下处理5.5倍光罩尺寸芯片。
台积电2029年14倍光罩尺寸封装技术的量产进度。
A*STAR发布FAPlace框架优化2.5D系统Chiplet放置与中介层占地。该技术旨在消除循环依赖以提升封装设计效率。
长期看利于Chiplet封装技术迭代,但短期无供需影响。
TSMC面板级封装CoPoS与Intel EMIB技术对比,前者旨在提升AI加速器面积利用率,后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器,但电气性能与良率数据尚不明确;EMIB已量产多年。
两者在电气性能与制造工艺上存在不同权衡,影响未来高带宽内存封装方案选择。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
英特尔新专利XBM架构匹配HBM4尺寸。该技术旨在通过去除硅中介层优化下一代内存物理设计。
长期技术趋势,对当前现货价格影响中性。
CPO技术需从器件设计转向全电光路径实现,封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升,单纯提升光器件性能已不足以支撑系统级集成。
CPO产业链设计工具与封装工艺的协同演进。
Intel在IEEE ECTC展示EMIB-T技术以应对晶体管密度放缓并挑战TSMC的CoWoS领先地位。随着封装技术触及极限,芯片制造商正转向新的集成方案。
该技术路线图更新尚未对当前供应或价格产生直接影响。
AI封装瓶颈正从基板向硅片级集成转移。CoWoS架构虽成熟但暴露了现代封装堆栈的极限。此为技术趋势分析,暂无直接价格影响。
文章提出AI光子学需关注电光实现走廊(EORC)概念。单一器件性能不足以支撑AI基础设施,需整合热学、力学及材料约束。
该框架将推动硅光子及共封装光学技术向系统级集成发展。
MIT研究人员将GaN晶体管嵌入单晶钻石层以解决热瓶颈。该技术发表于IEEE IMS 2026,通过异构集成消除寄生电容,提升6G及卫星通信系统可靠性。
这是长期技术突破,目前无明确的供需或价格影响。
文章提出AI封装将引入垂直系统电磁走廊,利用玻璃基板与TGV实现垂直信号与电源传输。随着带宽与功率密度提升,异构集成架构正从平面转向立体。
长期利好玻璃基板与先进封装产业链的技术升级预期。
台积电在2026年欧洲技术研讨会上公布A12、A13及N2U工艺路线图,目标在先进封装中提升48倍晶体管密度。此次更新通过设计-技术协同优化(DTCO)和背供电技术,旨在提升能效并支持未来AI算力需求。
该路线图虽预示未来先进制程需求,但未涉及当前现货价格或产能变动。
黄仁勋称华为的Tau Scaling Law为突破,但未对TSMC构成威胁。华为LogicFolding技术旨在通过堆叠电路层实现高性能,预计2026年应用于Kirin芯片。
黄仁勋的评论缓解了对TSMC先进封装业务的担忧,但华为量产的不确定性限制了短期影响。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |