GMS发布MOSA兼容Thunderbolt™启用的Expansion™模块
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
- 相关厂商
- General Micro Systems (GMS)
- 影响评分
- 60 / 100，中等影响
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
FADU宣布于10月19日实现第三季度收入1436亿韩元、营业利润363亿韩元，较上季度增长96%和124%；收入同比增长460%，营业利润转正。截至10月，公司基于监管披露获得约4563亿韩元新订单，是其2025年全年收入924亿韩元的四倍多，增长源于全球科技巨头和主要云服务提供商对用于AI基础设施的内存需求上升。FADU已完成下一代PCI Express Gen6固态硬盘（SSD）控制器的开发，计划年底开始全规模销售，同时开发面向2028年向客户交付样品的Gen7控制器。在2026年10月15日的开放计算项目（OCP）全球峰会上，FADU发布了文件语义SSD（FS-SSD）技术，使SSD能够理解数据结构的意义和上下文。公司还在扩展产品组合，超越功率管理集成电路（PMICs）和防掉电保护IC（PLP ICs），将半导体设计能力延伸至AI数据中心的数据信号恢复和高速信号解决方案。
英伟达要求三星、美光和海力士使用台积电3纳米节点制造的基die用于其定制NVHBM，原因是标准化；三星和美光已确认同意该请求，预计2027年量产；海力士已使用台积电12纳米工艺生产HBM4基die；三星亦在验证其2纳米工艺作为备用；三星将继续为不想采用NVHBM的客户生产标准HBM。NVHBM相比标准HBM4E可提供最高30.%更高带宽和15%更低功耗。
韩国ASIC设计解决方案提供商ASICLAND在SEDEX 2026上展示了其自有的AxHub AI芯片设计与验证平台，并表示计划加速定制芯片开发，通过其台湾研发中心强化先进制程与封装能力。原文未说明原因之外的具体动因细节，且未给出任何价格或数字。公司同时披露，存储控制器项目仍为其主要收入来源，支撑其向AI芯片量产及海外市场拓展的计划。上述扩张与量产计划均为公司的意向/规划，尚非已实现的成果。
据Seoul Economic Daily报道（ZDNet曾在9月报道三星为定制HBM采取双轨策略，同时利用自家代工和竞争对手台积电），NVIDIA已要求三星、SK hynix和美光在其于8月发布的NVHBM基底层中采用台积电3nm工艺。据称三星设备解决方案（DS）部门经内部评估后同意了这一要求。报道给出的原因是：NVIDIA推动供应商间生产标准化以确保HBM性能一致并简化产品验证；此外行业估计台积电3nm良率超过90%，而三星代工2nm（SF2）工艺良率约为60%。NVHBM的定制基底层集成了传统上由GPU承载的内存控制器；据NVIDIA称，相比标准HBM4E，该技术提供最多30%的更高内存带宽、15%的更低HBM功耗和25%的更多XPU计算裸片面积。该合作并非全新：据Seoul Economic Daily，三星和台积电四年前首次合作以确保HBM与台积电GPU封装工艺兼容，此次是首次延伸至HBM制造。三星仍保留自有代工选项：由于台积电3nm产能面临AI加速器和智能手机芯片的竞争需求，三星正在2nm工艺上验证NVHBM基底层生产，作为台积电产能受限时的潜在替代方案。台积电在10月15日的财报电话会议上提示3nm产能紧张，该节点占第三季度晶圆销售额的33%，为其所有工艺节点中最大份额；据Economic Daily News，董事长兼CEO魏哲家宣布在台南再建一座3nm晶圆厂的计划（叠加亚利桑那、日本熊本和台湾南部科学园区的现有扩建项目），新厂定于2028年上半年开始量产。三星还继续为标准HBM产品线自制基底层：今年早些时候进入量产的HBM4和正在进行生产验证的HBM4E均使用三星代工4nm工艺制造基底层，其核心裸片在其华城和平泽园区的1c DRAM产线上制造；三星计划对供应其他客户（包括AMD）的定制HBM保持基底层turnkey生产方式。
据10月16日消息，韩国固态硬盘主控与方案企业 FADU 在 2026 OCP 全球峰会上发布了世界首款 FS-SSD（文件语义固态硬盘）。FS-SSD 内置文件处理固件，配套嵌入文件请求的 NVMe 命令，使 SSD 能理解和管理文件、可直接同加速器通信，略过 CPU、内存和软件层；传统结构中加速器访问存储文件需经 CPU 中介，带来更高延迟和 CPU 负载。FADU 计划将 FS-SSD 发展成为基于 DPU 的无主机存储服务器和可扩展文件存储解决方案（该计划为规划，尚未实现）。FADU 此次还展示了其 PCIe Gen6 SSD 主控 FC6161 "Sierra"，其性能达到上代产品的 2.5 倍；整盘顺序写入功耗＜28W，空载功耗＜5W；主控读取功耗＜6W、写入功耗＜7W。
10月16日，理想汽车宣布旗下芯片子公司上海马赫心科技有限公司签署首轮股权融资协议，认购总额为16.25亿元，其中理想汽车通过全资附属公司出资10亿元，外部投资方合计出资6.25亿元；若杭州经韬及其关联基金在2026年12月31日前按同价悉数行使不超过5亿元的追加认购权，投后估值最高将达171亿元，理想汽车将继续保持控股地位。融资将用于支持芯片及域控制器研发与商业化，推进面向外部客户的产品供应与合作，尤其是拓展非汽车领域的市场机会。产品方面，马赫M100采用5nm车规级工艺，单颗算力达1280 TOPS，已搭载于新一代理想量产车型。另据接近理想人士透露，除芯片之外，碳化硅模块、增程器也开始考虑对外销售。该融资协议为已签署、尚属计划推进阶段的事项。
据ZDNet报道，SK hynix发布了超轻量级事务处理单元(H-TPU)架构，用于SSD数据面控制与事务处理，将存储控制任务分布在数十个紧凑的H-TPU集群上。据副总裁Koo In-jae（负责SoC设计）介绍，H-TPU取消超标量与乱序执行等复杂CPU特性，采用简化的四段流水线，使处理器面积降至传统CPU核心的约4%、功耗降至约2.5%，且仅激活所需模块。SK hynix还计划基于H-TPU引入硬件自动化(HWA)，将指令处理、数据地址查找、临时缓冲区复制等重复性存储控制任务交给专用硬件电路。SK hynix预期基于H-TPU的控制器架构可与面向AI工作负载的高带宽闪存(HBF)互补；AI推理高度读密集，读写比可达约30万比1，AI编译器与运行时可提前告知HBF SoC数据处理需求以预取数据。另据韩联社报道，三星已于2026年7月开始量产基于PCIe 6.0的企业级SSD PM1763，采用新开发的4nm控制器与第九代V-NAND，性能为前代的两倍以上、能效超过1.8倍。
pSemi高级产品营销经理Jason Ngai在Power Corner访谈中介绍ARC1C0608 LED背光驱动IC，该器件适用于单节（1S）锂离子笔记本，需将2.7至5.5 V输入升压至最高30 V的LCD背光电压。Ngai称现代SoC待机效率提升后，显示屏成为主要功耗来源，占总系统功耗最高约70%，且显示屏无法待机，只能调暗或关闭。他指出LED背光驱动为升压变换器，输入电压越低效率越差：典型1S LED驱动器效率约为中80至高80百分比区间，但在电池电压范围（满电约4.35 V，接近截止约3.2–3.6 V）内会降至中60至中70百分比。ARC1C0608采用升压加电荷泵的专有两级架构，可实现最高95%峰值效率，在大部分工作范围内效率为高80至90以上百分比；以3.8 V输入、22–24 V输出为例，电荷泵以3倍倍压工作，升压级只需升至约8 V。该架构降低对电感的依赖，可配合1.2 mm高（甚至0.6 mm高，效率仅降约1%）的芯片电感实现薄型方案。除笔记本外，该IC也适用于平板、VR头显、无人机车灯及自行车显示等单电池显示应用。
2026年10月15日，SK hynix disaggregating SSD controller cores，开发H‑TPUs（Hynix‑Tensor Processing Units）以离载主控制器CPU的低级读写命令处理、元数据管理和缓冲区控制，计划在其下一代企业级SSD及Storage Next SSD控制器中部署H‑TPU。
俄罗斯芯片制造商在2026年10月11日的Microelectronics 26（ME26）论坛上展示了国产RISC-V和Arm芯片，以复古游戏作为演示点，包括基于Baikal Electronics BE-U1000微控制器的NES克隆、Elvis Hypercom-U SoC以及MCST的Elbrus-based PC。文章于2026年10月15日发布。来源未说明原因。事件状态为观察到的演示。
Semiconductor Engineering发布一篇技术文章，题为《Beyond The Specification: What Really Determines PCIe Retimer Reach?》。文章指出，决定PCIe Retimer传输距离的是多种相互作用的因素，涵盖硅片设计、控制器智能、通道质量以及传输介质本身。文章为技术背景内容，未报道任何价格变动、产能变化、政策、停产、并购或库存事件，也未说明任何具体厂商、产品型号、数据或原因。
SK hynix公布了名为Hynix Transaction Processing Unit (H-TPU)的自研微核心计划，旨在降低对高功耗CPU核心的依赖。该计划于ISOCC 2026（国际SoC设计会议）上由公司SoC设计副总裁Koo In-jae披露，尚属计划而非已落地产品：H-TPU尚未在实际企业级SSD控制器产品中得到验证，且未给出日期。H-TPU采用四级顺序执行流水线，置于集群中处理读写命令处理、元数据管理与缓冲控制等重复性I/O工作，总数量超过100颗；管理任务仍留给传统Arm CPU，是卸载而非替代。据称每颗H-TPU功耗仅约为通用CPU核心的2.5%，面积约为其4%（报道未指明对比所用的CPU核心）。报告所称原因是SSD控制器CPU在功耗和面积上已达极限，且PCIe带宽每代翻倍而控制器CPU时钟和控制能力无法跟上。SK hynix据报道计划将H-TPU应用于其NAND产品（包括下一代企业级SSD控制器）以及高带宽闪存（HBF），据报道HBF预计明年推出；H-TPU据报道已用于Nvidia与SK hynix合作的AIN P项目（Nvidia称为'Storage Next'）。
Marvell发布第二代Structera X 3406/3506控制器，支持CXL 3.2及PCIe Gen6，单卡最高支持9TB DDR4或6TB DDR5。针对AI KV缓存及大模型推理需求，通过5倍LZ4压缩提升有效内存容量，缓解GPU HBM容量瓶颈。
CXL控制器及AI服务器内存扩容市场，推动DDR4/DDR5在AI算力中的复用与降本。
Infineon 推出 XDP8HD40S-1 高压热插拔控制器，专为下一代 AI 服务器电源架构中的数字电源路径保护和监控设计，工作电压为 ±400 V 和 800 VDC，样品计划于 2027 年第二季度可用。
德州仪器（TI）推出ADC34DSO75，一款3吉样本每秒（GSPS）的模数转换器（ADC），设计用于检测AI数据中心中的瞬态电源事件，支持纳秒级分辨率的连续、低功耗、基于事件的远程监测，并在2026年OCP全球峰会上与新高压电源管理和时钟解决方案一同展出。TI还推出LMI800PS，一款800V隔离热插拔控制器，集成了此前需五颗独立集成电路实现的功能，将隔离偏置电源与PMBus遥测整合于单一封装，使板面积减少超过60%，支持±400V和800V两种配电架构，具备5kVrms增强隔离和超过8mm的爬电距离。TI还重点介绍了基于体声波（BAW）的LMK6B振荡器，在625MHz下抖动为9.6fs，支持数据传输速率向3.2Tbps提升的高速网络系统。此外，TI将展示面向NVIDIA MGX AI工厂生态系统的800V直流电源解决方案，包括热插拔保护以及采用氮化镓（GaN）功率级的800V转12V和800V转6V DC/DC转换，并定于2026年10月15日在加利福尼亚州圣何塞的OCP全球峰会上进行关于800V数据中心DC/DC设计考量、拓扑比较与权衡的技术演讲。
SK Hynix在2026年10月12日于仁川松岛Convensia举行的ISOCC 2026上，由副总裁Koo In-je披露了自研用于固态硬盘(SSD)的小型处理器Hynix Transaction Processing Unit (H-TPU)的架构与性能。该技术将传统上由通用CPU处理的重复性任务分配到超过100个H-TPU上并行处理，据SK Hynix称，单个H-TPU的功耗约为标准通用CPU核心的2.5%（四十分之一），芯片面积约为其4%（二十五分之一）；主通用CPU保留用于错误恢复、异常处理和存储策略管理等复杂任务。公司还开发了包括专用编译器在内的软件工具。SK Hynix计划将该技术应用于多条NAND闪存产品线，首先用于下一代企业级SSD(eSSD)控制器，随后集成到面向AI的下一代存储架构Storage Next（处理低至512字节的数据单元，为传统4KB单元的八分之一）以及计划于明年发布的高带宽闪存(HBF)中；这些应用仍属计划，尚未表明已实施。
Diodes Incorporated (Nasdaq: DIOD) 于2026年10月9日宣布将首次参展electronica(11月10日至13日),展位为Hall C6, Booth 211。公司将展示不断扩充的模拟与电源产品组合,主题为"More than diodes",通过四个演示平台展示市电转48V转换、48V转更低电压转换、电机控制和电路保护,应用方向覆盖汽车、数据中心和工业系统。48V电源树演示将展示从48V输入到12V再到5V和3.3V等更低电压轨的功率转换。公司还将借electronica 2026发布面向数据中心和AI计算基础设施需求的最新电源转换技术。此为展会参展/产品展示计划,不涉及价格、产能或供需变化。
Navitas Semiconductor与Microchip Technology已开发出面向AI数据中心机柜电源系统的800V DC转6V DC参考设计，基于开放计算项目(OCP) 800 V DC架构。该设计结合Navitas GaNFast™氮化镓功率器件与Microchip数字电源控制及硬件安全技术。主功率级采用16颗NV6034器件（额定650V、17 mΩ导通电阻），以堆叠半桥配置工作，GaN FET采用DFN 8×8 mm双面散热封装。控制部分使用Microchip dsPIC33AK256MPS306系列数字信号控制器（200 MHz 32位处理器、双精度浮点单元、78 ps高分辨率PWM、高达40 MSPS的12位ADC）。该平台目标为满载、1 MHz开关频率下峰值效率高达96%，功率密度为2,100 W/in³；架构将传统的800V转50V与50V转6V两级转换合并为单一转换器，实现比手机薄约20%的低矮外形，旨在与GPU板紧密集成。安全方面集成Microchip TA100 CryptoAuthentication™器件，dsPIC33AK平台还支持CNSA Suite 2.0后量子密码算法相关的加密功能。参考平台将包含评估硬件、软件和设计文档，并将于2026年10月12日至15日在加州圣何塞举行的Microchip OCP活动上展示。
Monolithic Power Systems (MPS) 应用工程师 Joan Mampel 撰写的技术文章，介绍了一种结合堆叠输出拓扑与加权反馈网络来改善多输出反激变换器交叉调整率的实用设计。该设计基于 MPX2002（集成650 V原边控制电路和150 V副边同步整流驱动，采用容性隔离替代光耦并支持准谐振工作），从85 V AC至265 V AC输入生成四路输出：主调整+5 V输出、堆叠+12 V输出、后调整+3.3 V输出（由MP2332H同步降压变换器从+12 V轨降压获得，开关频率约1.2 MHz，选用MPL-AL4020-2R2电感）以及低电流-12 V辅助输出（由变压器独立绕组经MP2015A LDO产生，LDO输入范围2.5 V至24 V）。文章给出的关键设计参数包括：选用62 µF/450 V输入母线电容（最小直流母线电压限定为85 V DC，最高环境温度90°C，最大输出功率25 W），+5 V输出原副边匝比N_PS1=12（最大占空比限制45%，实际最低输入电压下原边占空比41.62%），+12 V输出匝比N_PS2=8，-12 V输出匝比N_PS4=4，开关频率70 kHz，磁化电感479 µH，最大额定峰值电流1.32 A，最低线输入平均电流0.33 A，输入峰值电流1.99 A，加权反馈实现+5 V输出70%调整率和+12 V输出30%调整率。文章称实验结果评估了所实现的交叉调整率、输出电压精度和整体变换器性能，并验证该架构是多输出辅助电源的实用方案。此为设计技术背景内容，不涉及价格、产能、库存或政策事件，原文未说明原因一项不适用（无事件原因需说明）。
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |