Lumentum演示1060nm VCSEL光互联
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术，专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
关注
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
- 相关厂商
- Lumentum Holdings Inc、Astera Labs Inc、Corning Inc
- 影响评分
- 10 / 100，低影响
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术，专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
行业正向30GHz以上的毫米波频段及波导技术转移以克服信号损耗。传统互连技术在高频下失效，工程师需重新设计信号路径。
GaN 与 GaAs 在射频领域的替代趋势。
JEDEC发布首个硅光可靠性标准JESD264，规范调制器与波导测试。该标准填补光学测试空白，解决多芯片模块的热应力与对准问题。
（技术标准化推动行业应用，短期供需无显著变化）。
Heraeus展示射频厚膜金电路激光蚀刻技术，探讨铜导电油墨替代银的可行性。该技术演示旨在优化制造工艺并评估材料替代方案。
目前尚未对现货价格或供应产生实质性影响。
台湾工业技术研究院（III）利用AI算法将热成像传感器成本降低约50%。该技术通过边缘AI实时计算增强低分辨率图像细节，使低成本模块接近高性能系统。
暗示未来热成像传感器价格可能下跌。
AMD在Linux驱动中添加GDDR7支持，为RDNA 5显卡做准备。GDDR7速度可达36-48 Gb/s，远超当前GDDR6的20 Gb/s，旨在提升带宽和能效。
GDDR7长期需求，但当前现货市场影响中性，需关注后续产能规划。
ASML坚持使用激光产生等离子体(LPP)技术，计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好，但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划，短期现货价格影响中性。
巴西模组师fmklab成功将ASUS TUF RTX 3070改装为16GB显存版本。该配置此前被NVIDIA取消，但通过更换GDDR6芯片及刷写BIOS实现功能。
此为技术复刻，对市场供需及价格无实质影响。
一名用户将 AMD Ryzen 9 9950X3D 更换至 ASUS ROG Crosshair X670E Hero 后损坏，接触点出现褐色痕迹。同一主板上的 Ryzen 5 8500G 也无法工作，且主板曾进行过维修，暗示主板可能存在缺陷。
AMD 与 ASUS 的产品质量与兼容性风险，但暂无供应链或价格影响。
压接连接器向AI及工业领域扩张，采用CuNiSi等合金材料。该技术提供免焊接组装方案，支持高集成度与功率密度。
关注高密度连接器及铜合金材料需求，但无具体价格或产能变动数据。
ChipAgents开发AI代理架构自动化芯片设计流程，工程师转型为架构师。
（技术趋势，无直接供需影响）。
HBM4将接口翻倍至2048，带宽目标2.8TB/s。文章对比HBM与DDR5，指出AI算力受限于内存墙，HBM通过堆叠提升性能。
HBM技术迭代加速，但制造成本和散热挑战增加。
Signaloid CEO宣布将于2026年5月流片新ASIC，其UxHw技术旨在提升机器人与物理AI应用性能。该技术通过在运行时维护概率分布元数据，目标实现10至100倍性能提升。
目前属于技术趋势与研发背景，对现货市场供需无直接影响。
Rise Design Automation推出IPCreate和IPTransform平台，利用AI在1周内生成约100万门电路，仿真速度比RTL快30倍。该工具旨在解决设计团队在9-12个月上市周期内的规格变更响应难题。
新型AI驱动设计流程可能改变未来芯片开发效率。
神经形态芯片因融合存储与计算架构而面临侧信道攻击等安全挑战。与传统处理器不同，这种脑机架构使硅片和时序电路暴露于新型网络威胁之下。对当前交易决策无直接影响。
CXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。
技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
AMD计划通过混搭Zen 2-5模块推出Zen 6 LP低功耗核心，主要面向笔记本和掌机市场。此举旨在降低功耗与芯片面积，但当前仍属爆料阶段。
(Neutral impact on current market).
第3部分详解CXL内存扩展器验证流程，涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
Si2联合Nvidia、Cadence及Synopsys等机构在DAC 2026设立LLM芯片设计基准测试标准。此举旨在建立统一、可复现的AI评估格式及报告标准，以改善EDA工具中的AI部署质量与速度。
此举虽推动AI在EDA领域的长期应用，但短期内对现货价格及供需无直接影响。