华为麒麟9050 Pro采用LogicFolding垂直堆叠设计
Geekerwan与Kurnal Insights拆解了华为Mate 90 Pro Max的麒麟9050 Pro，发现其采用两个垂直堆叠的芯片而非传统单平面设计。这展示了华为独特的LogicFolding封装技术。
关注
(技术趋势，无直接供应影响)。
- 相关厂商
- Huawei、HiSilicon
- 影响评分
- 10 / 100，低影响
Geekerwan与Kurnal Insights拆解了华为Mate 90 Pro Max的麒麟9050 Pro，发现其采用两个垂直堆叠的芯片而非传统单平面设计。这展示了华为独特的LogicFolding封装技术。
(技术趋势，无直接供应影响)。
华为更新韬定律论文，麒麟2026功耗降41%。通过逻辑折叠和TSV下移等技术路径，从几何缩微转向时间缩微。
这是技术路线图，非即时供需影响。
华为半导体总裁何庭波更新“时间缩微理论”论文并公布麒麟2026-2029系列芯片参数。该理论旨在绕过传统工艺限制，为国产芯片提供自主迭代路径。
这标志着技术路线图的重要进展，但不会立即影响当前现货价格。
SemiAnalysis拆解华为麒麟9030发现，中芯国际N+3工艺局部金属间距达32.5nm，优于英特尔18A量产间距36nm。该芯片采用DUV光刻及多重曝光技术，通过双鳍、接触孔直接位于有源栅极等手段提升密度，但密度仍比英特尔18A低38%。
技术指标落后，短期无供需影响。
黄仁勋称华为的Tau Scaling Law为突破，但未对TSMC构成威胁。华为LogicFolding技术旨在通过堆叠电路层实现高性能，预计2026年应用于Kirin芯片。
黄仁勋的评论缓解了对TSMC先进封装业务的担忧，但华为量产的不确定性限制了短期影响。
华为芯片业务负责人何庭波在IEEE会议上发布“τ定律”及逻辑折叠技术。该技术旨在突破光刻机物理极限，通过垂直分布逻辑门缩短信号延迟。
目前仍为提案阶段，面临EDA工具和工艺偏差挑战，尚未形成行业标准。
华为发布LogicFolding架构与Tau定律，宣称1.4nm级密度提升55%。为规避EUV限制，采用时序缩放替代摩尔定律。
预计2026年Mate 90系列首发，短期无现货价影响。
华为计划于2031年实现1.4nm等效密度工艺，采用无EUV的“Logic Folding”技术。该技术基于Tau Scaling Law，旨在通过优化电路架构提升性能与密度。
无直接供需影响，属长期研发规划。
华为练秋湖研发中心“芯片基础技术研究实验室”亮相《新闻联播》，支撑麒麟、鲲鹏及昇腾芯片研发。该中心是全球最大研发基地，总投资170亿元。
长期研发投入增加，但短期无供应或价格影响。
华为发布Pura 90 Pro Max，搭载自研HyperSpace内存技术，宣称通过提升69%内存压缩率，使12GB物理内存实现16GB等效体验。该技术基于软硬件垂直整合，此前已在Mate 80系列应用。
此为面向消费者的软件优化，对移动DRAM现货供需及价格无直接影响。
阿斯麦研究人员找到提升EUV光源功率方法，预计到2030年芯片产量可提高50%。该技术通过强化锡滴发生器实现功率提升，升级后设备每小时处理晶圆数将增加。
长期看，先进制程逻辑芯片的产能瓶颈有望缓解，但2030年的远期目标对短期交易影响有限。
路透社报告称中国团队已完成EUV光刻机原型，预计2030年才能量产芯片。背景是出口管制下，中芯国际等正通过多重曝光用DUV工具生产近5nm芯片。
/利空/关注: 中性，此为远期研发进展，对当前组件供应、价格及交易决策无直接影响。
已经到底了
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |