Lumentum演示1060nm VCSEL光互联
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术，专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
关注
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
- 相关厂商
- Lumentum Holdings Inc、Astera Labs Inc、Corning Inc
- 影响评分
- 10 / 100，低影响
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术，专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
行业正向30GHz以上的毫米波频段及波导技术转移以克服信号损耗。传统互连技术在高频下失效，工程师需重新设计信号路径。
GaN 与 GaAs 在射频领域的替代趋势。
该电子书系列探讨封装在太空电子中的关键作用，特别是针对从地球静止轨道到低地球轨道的功率半导体。文章指出封装技术是功率半导体等太空电子设备生存与性能的核心保障。
（无直接价格影响）。
Nvidia正在测试PTFE和HC树脂用于Rubin Ultra NVL576 Switch Tray，计划2027年下半年量产。此举旨在寻找玻璃基板替代材料以优化AI服务器性能。
PTFE及HC树脂材料供应商。
AMD在Linux驱动中增加GDDR7支持，确认RDNA 5架构开发。此次更新涉及IH 8.0、NBIF 7.10等新IP模块，但未提及具体产品发布时间。
虽为技术预研，但预示未来GPU及高带宽内存需求预期。
AMD在Linux驱动中添加GDDR7支持，为RDNA 5显卡做准备。GDDR7速度可达36-48 Gb/s，远超当前GDDR6的20 Gb/s，旨在提升带宽和能效。
GDDR7长期需求，但当前现货市场影响中性，需关注后续产能规划。
FutureBit推出HashFly浏览器版比特币矿机，利用Google模拟果蝇大脑进行概念验证。该技术宣称若扩展至真实有机神经元，效率可达硅基3nm ASIC的10倍，但目前仅为低难度模拟。
目前仅为概念验证，对实际半导体供应链无直接影响。
ASML坚持使用激光产生等离子体(LPP)技术，计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好，但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划，短期现货价格影响中性。
Velaura公司宣称其技术可将AI算力功耗降低2X至4X。该技术主要针对算术计算单元，占XPU功耗的40%-70%。
随着算力成为AI瓶颈，能效提升有望刺激相关芯片需求。
双通道数字电位器U2支持256步分辨率及多种编程模式。通过开关S1和S2的组合，电路可实现通道独立、并联或锁定功能。
该设计仅提供电路灵活性，不涉及供需或价格变动。
Keysight首席技术官Jonathan Wright探讨多物理场工作流与AI的融合，指出当前工程团队在AI验证方面存在盲区。
工程软件领域的技术演进趋势。
Blaize推出Graph Streaming Processor (GSP)架构，旨在减少AI推理中的数据移动。该公司主张通过混合AI策略，利用硬件调度器优化数据流，而非单纯堆砌算力。
目前仅处于技术概念阶段，对短期现货价格无直接影响，属于AI芯片架构创新趋势。
第3部分详解CXL内存扩展器验证流程，涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
SK海力士开发CTI技术，将176层3D NAND干扰减少30%，保持力提升45%，单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题，公司转向缩小单元尺寸以增加容量。
技术突破为AI内存扩展铺平了道路，但尚未对现货价格产生直接影响。
三星计划2026年底量产CXL 3.2内存模块，SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈，两家厂商正开发CXL技术以扩展AI内存。
长期技术演进，对当前现货价格无直接冲击。
SambaNova混合计算平台结合H200与SN50 RDUs在MiniMax M2.7基准测试中达到763 tok/s。该架构通过分离预填充和解码任务，旨在延长老旧GPU机队的生命周期。
基准测试验证了SambaNova的技术，但尚未对标准组件的供应短缺或价格变动产生直接影响。
微星发布AM5主板BIOS，正式验证CXMT DDR5内存最高支持8200MT/s（双槽）及7200MT/s（四槽），此前频率上限约为6800MT/s。此举延续了年初针对Intel平台的优化策略。
CXMT DDR5的市场需求与品牌形象。
华为半导体总裁何庭波更新“时间缩微理论”论文并公布麒麟2026-2029系列芯片参数。该理论旨在绕过传统工艺限制，为国产芯片提供自主迭代路径。
这标志着技术路线图的重要进展，但不会立即影响当前现货价格。
Meta部署自研Vistara ASIC，将DDR4内存桥接至仅支持DDR5的AMD Turin服务器，单机总容量达1TB。针对DDR5价格飙升及供需失衡，Meta通过CXL 2.0技术回收旧服务器DDR4模块以降低硬件成本。
DDR4生命周期延长及CXL技术在企业级内存扩展中的应用趋势。