华为麒麟9050 Pro采用LogicFolding垂直堆叠设计
Geekerwan与Kurnal Insights拆解了华为Mate 90 Pro Max的麒麟9050 Pro,发现其采用两个垂直堆叠的芯片而非传统单平面设计。这展示了华为独特的LogicFolding封装技术。
(技术趋势,无直接供应影响)。
- Related manufacturers
- Huawei, HiSilicon
- Impact score
- 10 / 100, low impact
Geekerwan与Kurnal Insights拆解了华为Mate 90 Pro Max的麒麟9050 Pro,发现其采用两个垂直堆叠的芯片而非传统单平面设计。这展示了华为独特的LogicFolding封装技术。
(技术趋势,无直接供应影响)。
集成电压调节器(IVR)可置于AI芯片封装内部以降低损耗。该技术旨在提升电源供电的精确度与速度。
目前仅为技术趋势,尚未对现货价格产生直接影响。
FutureBit推出HashFly浏览器版比特币矿机,利用Google模拟果蝇大脑进行概念验证。该技术宣称若扩展至真实有机神经元,效率可达硅基3nm ASIC的10倍,但目前仅为低难度模拟。
目前仅为概念验证,对实际半导体供应链无直接影响。
ASML坚持使用激光产生等离子体(LPP)技术,计划将EUV光源功率提升至1000W。尽管马斯克支持的FEL技术被看好,但ASML认为现有激光技术已足够。
EUV光刻机长期产能规划,短期现货价格影响中性。
Velaura公司宣称其技术可将AI算力功耗降低2X至4X。该技术主要针对算术计算单元,占XPU功耗的40%-70%。
随着算力成为AI瓶颈,能效提升有望刺激相关芯片需求。
双通道数字电位器U2支持256步分辨率及多种编程模式。通过开关S1和S2的组合,电路可实现通道独立、并联或锁定功能。
该设计仅提供电路灵活性,不涉及供需或价格变动。
文章提出了一种在按下按钮时改变数字电位器(DPOT)设置的电路设计。该设计用于替代释放按钮时才改变设置的方案。此为纯技术设计思路,对供应链无实质影响。
Keysight首席技术官Jonathan Wright探讨多物理场工作流与AI的融合,指出当前工程团队在AI验证方面存在盲区。
工程软件领域的技术演进趋势。
Siemens EDA在DAC 2026更新Questa One,引入AI驱动的验证和更快的引擎。该工具旨在提高SoC和3D IC设计的生产力,并集成Tessent DFT以缩短仿真时间。
(中性):该更新提高了设计效率,但尚未改变芯片的现货价格或供应基本面。
Blaize推出Graph Streaming Processor (GSP)架构,旨在减少AI推理中的数据移动。该公司主张通过混合AI策略,利用硬件调度器优化数据流,而非单纯堆砌算力。
目前仅处于技术概念阶段,对短期现货价格无直接影响,属于AI芯片架构创新趋势。
Siemens产品工程师Mauli Shah提出新策略,将对称性验证前置以避免后期重修。传统手动方法效率低下,交互式工作流程能压缩迭代周期。
EDA验证工具厂商受益于设计流程优化需求。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
第3部分详解CXL内存扩展器验证流程,涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
Generation Alpha Transistor (GAT) 推出AI工具以解决模拟芯片设计瓶颈。CEO Dan Fritchman 指出模拟设计工具几十年未变,导致效率低下。
该初创公司旨在通过AI自动化提升模拟设计效率。
SK海力士开发CTI技术,将176层3D NAND干扰减少30%,保持力提升45%,单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题,公司转向缩小单元尺寸以增加容量。
技术突破为AI内存扩展铺平了道路,但尚未对现货价格产生直接影响。
文章指出触觉感知是物理AI的关键瓶颈,机器人需通过多模态传感实现安全交互。这预示着触觉传感器和力传感器在机器人领域的需求将显著增长。
触觉传感器需求前景看好。
Solidigm VP Avi Shetty 展望未来技术,包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论,而非供应链冲击。
Fraunhofer IZM展示了基于SiC MOSFET和AMB芯片嵌入技术的500 kW/l逆变器模块。该技术通过PCB嵌入和铜顶层金属化降低寄生电感,提升功率密度和热性能。
SiC功率器件封装技术,但当前对现货价格影响中性,属于研发里程碑。
imec、ASML与TSMC在300mm晶圆上成功集成互补2D晶体管,实现50nm节距。该成果利用EUV光刻技术打印28nm栅极,94%器件正常工作,是2D材料集成的重要里程碑。
该技术突破属于长期研发进展,对当前现货市场供需及价格无直接影响。
CEA-Leti研究人员利用3D电容架构将FRAM工艺缩至22nm,实现0.0028μm²超小单元。通过垂直集成HZO薄膜,该技术匹配10nm SRAM密度,并计划集成至22nm FDSOI平台。
FRAM技术发展,但短期对现货价格无直接影响。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |