GMS发布MOSA兼容Thunderbolt™启用的Expansion™模块
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
- Related manufacturers
- General Micro Systems (GMS)
- Impact score
- 60 / 100, medium impact
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
显示贴合设备制造商Shindo Eng Lab于当地时间10月15日在旧金山SEMICON West 2026上公布了一种芯片封装架构，将图形处理器（GPU）与高带宽存储器（HBM）垂直堆叠，中间夹一层约200微米厚的玻璃陶瓷中介层。该架构中GPU位于中介层上方、HBM位于下方，两者通过中介层中的垂直导电通孔连接；液冷模块分别置于GPU上方和HBM下方以相反方向散热；电力由底部印刷电路板（PCB）经金属柱输送至中介层并分配给两颗芯片。原文指出，当前AI半导体封装采用将GPU与HBM并排放置在硅中介层上的2.5D架构，垂直堆叠会缩短芯片间距离，但带来热量集中和热胀冷缩导致翘曲等挑战；Shindo声称其可调整热膨胀特性的玻璃陶瓷中介层结合两侧冷却可缓解这些问题。形成垂直导电通孔的技术为透过玻璃陶瓷通孔（TGCV），公司于9月发布，该工艺在玻璃陶瓷基板上用光刻同时形成孔洞图案并以铜填充；Shindo最初将TGCV作为倒装芯片球栅阵列（FC-BGA）基板中有机核心的潜在替代品提出。Shindo主要为显示面板与盖板玻璃贴合提供层压和真空贴合设备，此前无半导体基板业务经验。该公司已为该架构提交专利申请，并正与约10家公司进行技术讨论，已向其中部分公司提供样品；尚未披露其打算直接制造并销售中介层还是供应设备。Shindo一位官员表示，最终目标是实现以TGCV为基础技术、垂直集成GPU与HBM的3D架构，并计划将该结构提交给委外封测（OSAT）公司讨论潜在应用。该架构尚属提案阶段，未见量产或商业化实现。
Qualcomm于10月19日宣布，将在韩国江陵举办的2026年ITS世界大会（10月19日至23日，江原道江陵奥林匹克公园）上展示基于车联网（V2X）通信的交通安全技术与服务，并展示实际应用。大会聚焦智能交通系统政策、技术与服务，涵盖网联汽车、自动驾驶、智能基础设施与人工智能。Qualcomm将在会上演示七项技术，包括可扩展V2X、基于ADAS的V2X、智能基础设施、全球V2X解决方案以及合作伙伴利用Qualcomm技术开发的产品。Qualcomm韩国总裁金相杓发表了题为'Accelerating Innovation in Traffic Safety'的主题演讲。
Kulicke & Soffa 财政第三季度 2026 年净收入为 3.304 亿美元，同比增长 123%，毛利率 47.8%，非GAAP每股收益 1.20 美元，超出预期。公司预计财政 2026 年第四季度收入约为 3.75 亿美元，截至 2026 年 10 月 3 日，因半导体、存储、汽车和工业市场需求增强。
ASM技术副总裁Glen Wilk在SEMICON West 2026期间于旧金山Moscone Center举行的CEO Summit面板会议上(当地时间10月14日)表示，传统微缩实际上已走到其使用寿命的尽头，材料将不再仅仅支持微缩，而是将驱动半导体创新。他解释，仅靠工艺微型化已无法满足人工智能对计算性能和能效的要求，并以晶体管栅极为例：作为栅介质使用超过50年的二氧化硅被氧化铪等高k材料取代，以降低栅极漏电流并改善晶体管性能；他还强调热管理领域需要材料创新。ASM的主要收入来源是ALD和外延设备；钼等新型互连金属也可用ALD沉积，GAA晶体管所需的硅和硅锗薄膜则用外延设备生长，因此新材料的引入对ASM构成收入增长机会。会议发言未涉及具体价格、产量或订单数据，原文未说明原因之外的额外背景。
SK海力士参加了2026年10月12日至15日在加州圣何塞举行的OCP全球峰会，展示了下一代内存解决方案并提出以内存为中心的AI时代服务器系统方向。展会现场，SK海力士公开了第二代CMM-DDR5（256GB，基于CXL 3.2），称与上一代相比带宽提高一倍以上（80GB/s）、能效提升约30%；并演示了CXL池化内存在AI代理服务、KV缓存共享等场景的效果。原文说明的背景是：随着AI处理的数据量爆炸式增长，数据瓶颈成为新的挑战。SK海力士还展示了HBM4/HBM4E/HBM3、HBF、服务器DDR5 RDIMM（256GB/128GB/96GB/64GB）及eSSD产品组合。文中另提及去年9月SK海力士与NAVER Cloud签署业务协议，以及PS1110 E3.S与PS1101 E3.S目前处于按序开发中。
据MacRumors援引Bloomberg的Mark Gurman播客报道，苹果据称将重心转向M7芯片产品线，跳过更高端的M6型号，因其优先考虑为AI工作负载设计的技术；苹果已在Mac mini中引入基础版M6芯片，搭载M6的iMac和入门级MacBook Pro机型也在规划中，但公司据称打算跳过M6 Pro、M6 Max和M6 Ultra，直接从M5前代过渡到M7产品线。Gurman指出，搭载M7 Pro和M7 Max芯片的高端触屏MacBook Pro机型预计在2027年底问世，搭载标准M7的入门级MacBook Pro也计划于2027年推出；M7 Ultra据报道计划于2028年上半年推出，这使得2027年Mac Studio更新的可能性不大。据MacRumors，即将推出的OLED MacBook Pro机型预计沿用现有机型的M5 Pro和M5 Max芯片，2027年前无处理器升级计划。此外，据CNBC，苹果与Meta宣布计划使开发者能够在苹果高端Mac Studio台式机上本地运行Meta的Muse Spark Open模型；Meta称该模型为其最有能力的美国开放权重模型，总参数8160亿、活跃参数420亿、上下文窗口100万token，基于混合专家架构，设计为在使用苹果MLX框架、搭载M5 Ultra的Mac Studio上本地运行；每台M5 Ultra支持最高512GB统一内存和1.2TB/s内存带宽，两台相连的Mac Studio可容纳整个模型。据CNBC，配备所需M5 Ultra芯片和256GB内存的Mac Studio起价为10,799美元，512GB配置预计于本月晚些时候推出。苹果还已开始邀请部分媒体代表参加10月28日（星期三）在洛杉矶的产品发布体验活动。
Nvidia在10月13日于旧金山举行的SEMICON West 2026上发布下一代共封装光学（CPO）技术——光学引擎置于转接板上（optics-on-interposer，OOI）。该技术将光学引擎从有机封装基板移到承载计算芯片的转接板上，通过消除电气信号路径中的有机基板来提高带宽密度并降低功耗，Nvidia称已开发出原型。Nvidia首席研究员Nikola Nedovic进行了该研究的报告。Nvidia还发布了DWDM技术，演示了8个波长、每波长32Gb/s、单光纤256Gb/s的传输。两项技术均仍处于研究阶段，Nedovic表示正在为未来产品提出并评估技术，同时解决阻碍商业化的挑战。Nvidia已量产部署CPO产品Quantum-X Photonics和Spectrum-X Photonics：Quantum-X用于连接Blackwell Ultra-based GB300 NVL72机架的InfiniBand网络，Spectrum-X部署于Vera Rubin平台的以太网交换机。Nvidia还建立了CPO制造生态：TSMC提供COUPE硅光子封装技术并与SPIL共同代工，Coherent、Lumentum、Sumitomo Electric制造外置光源模块，Corning、Senko、Browave、TFC供应光纤及相关组件，Foxconn和Fabrinet负责散热与最终测试。
Antaira Technologies宣布其LMX-1204G-SFP-T-BABA管理型千兆以太网交换机完全符合2026年10月1日生效的《建设美国，购买美国》(BABA)法案第二阶段要求，该交换机在美国制造并已可即时供货；根据联邦公路管理局(FHWA)要求，制造产品的组件成本国内占比自2026年10月1日起提高至55%，该交换机至少55%的组件成本在美国开采、生产或制造，系统 integrator、承包商和政府机构可在联邦资助的基础设施项目上部署而无需承担国内含量风险。Antaira同时公布了下一款符合BABA要求的平台LMP-1204G-SFP-bt-24-T-BABA，为系列新增每端口最高100W的IEEE 802.3bt PoE++供电，计划于2027年第一季度投产；该型号包含四个IEEE 802.3bt PoE++端口（每端口最高100W）、四个IEEE 802.3at PoE+端口（每端口最高30W）和四个千兆SFP插槽，采用12–55VDC宽压输入。公司的BABA计划于2025年启动，当时推出了LMX-1204G-SFP-T-BABA并将制造业务扩展至美国。
快科技10月13日报道，在2026麒麟媒体沟通会上，华为半导体业务、无线终端芯片产品管理部部长徐松余首次公布麒麟9050 Pro的详细架构图，并透露下一代麒麟芯片进展：下一代麒麟2027芯片已经就绪，截至目前所有测试结果均符合预期，因此未来10年（逻辑折叠）的演进可持续，但具体到不同发展阶段需采用哪些技术手段仍有待进一步研究和讨论。麒麟9050 Pro是华为目前最强的手机芯片，已应用于华为Mate XT 2非凡大师及Mate 90系列部分高端机型，其集成新一代灵犀CPU、马良GPU、达芬奇架构NPU、麒麟AI ISP、Balong AI Modem、FFTS函数流任务调度器、音视频处理器、安全处理器以及灵犀微核等模块。该芯片首次量产应用华为基于韬定律提出的逻辑折叠技术，在不单纯依赖先进制程升级的情况下实现性能与能效提升：逻辑折叠从几何缩微转向时间缩微，采用立体堆叠架构将原本横向分布的部分电路在垂直方向重新布局，使关键计算单元与SRAM缓存更紧密连接，缩短信号传输路径、降低通信时延。
Infineon 推出 XDP8HD40S-1 高压热插拔控制器，专为下一代 AI 服务器电源架构中的数字电源路径保护和监控设计，工作电压为 ±400 V 和 800 VDC，样品计划于 2027 年第二季度可用。
设计自动化会议（DAC）已开启2027年征稿，主题为'Chips to Systems'。会议定于2027年7月11日至14日在圣何塞会议中心举行，这将是DAC首次在圣何塞举办。征稿内容涵盖AI、Design、电子设计自动化（EDA）、Security和Systems，参与者可提交研究论文、工程演示、圆桌提案、特别会议、研讨会和教程，另有DAC Pavilion和Exhibitor Forum的机会。会议主题反映行业转变：人工智能正影响工程师构建的系统以及构建系统的方法。工程类技术方向涵盖前端设计、后端设计、知识产权以及系统与软件。大会领导层方面：大会主席为德克萨斯大学奥斯汀分校及DeepWeave的David Z. Pan，副主席为Cadence Design Systems的Natarajan Viswanathan，技术程序主席为NVIDIA的Ambar Sarkar，联合主席为IBM的Rajiv Joshi和德克萨斯农工大学的Jiang Hu。该公告属于会议征稿类信息，与具体芯片供需或价格无直接关联。
台积电举办2026开放创新平台（OIP）生态论坛，提出人工智能正在重塑半导体设计，认为更快的芯片需要在逻辑、存储、封装、互连、供电和设计方法等整个系统层面取得进展。台积电称OIP平台拥有28家可信合作伙伴、超过10万个经硅验证且量产验证的IP产品，以及超过3000名工程师。其5.5倍掩模版尺寸的CoWoS封装已量产，并描述了在3DFabric Alliance支持下走向超过14倍掩模版封装的路径。连接方面，采用COUPE技术的200-gigabit-per-second微环调制器已量产，报告误码率低于10⁻⁸，并规划400-gigabit-per-second调制、多波长和光纤阵列集成，目标是在2030年达到每毫米每秒4太比特。台积电称超过70%的OIP论坛论文使用AI解决方案或涉及AI用例，并介绍六家初创企业；其提议的AI Design Kit（ADK）将设计赋能模式转向代理式AI框架。原文明确说明图表所示为公司展望与预估，其预测应视为推断。
Monolithic Power Systems (MPS) 应用工程师 Joan Mampel 撰写的技术文章，介绍了一种结合堆叠输出拓扑与加权反馈网络来改善多输出反激变换器交叉调整率的实用设计。该设计基于 MPX2002（集成650 V原边控制电路和150 V副边同步整流驱动，采用容性隔离替代光耦并支持准谐振工作），从85 V AC至265 V AC输入生成四路输出：主调整+5 V输出、堆叠+12 V输出、后调整+3.3 V输出（由MP2332H同步降压变换器从+12 V轨降压获得，开关频率约1.2 MHz，选用MPL-AL4020-2R2电感）以及低电流-12 V辅助输出（由变压器独立绕组经MP2015A LDO产生，LDO输入范围2.5 V至24 V）。文章给出的关键设计参数包括：选用62 µF/450 V输入母线电容（最小直流母线电压限定为85 V DC，最高环境温度90°C，最大输出功率25 W），+5 V输出原副边匝比N_PS1=12（最大占空比限制45%，实际最低输入电压下原边占空比41.62%），+12 V输出匝比N_PS2=8，-12 V输出匝比N_PS4=4，开关频率70 kHz，磁化电感479 µH，最大额定峰值电流1.32 A，最低线输入平均电流0.33 A，输入峰值电流1.99 A，加权反馈实现+5 V输出70%调整率和+12 V输出30%调整率。文章称实验结果评估了所实现的交叉调整率、输出电压精度和整体变换器性能，并验证该架构是多输出辅助电源的实用方案。此为设计技术背景内容，不涉及价格、产能、库存或政策事件，原文未说明原因一项不适用（无事件原因需说明）。
这是一篇由西门子数字工业软件Calibre Design Solutions产品工程师Bhanu Pandey撰写的技术评论文章，主题为模拟/混合信号(AMS)验证中的“浮动网络(floating net)”结构缺陷。文章引用Wilson Research Group / Siemens EDA功能验证研究称，首次流片成功率处于历史低位，近68%的设计需要两次或更多次流片，而AMS验证仍是导致重新流片的主要来源之一。文章解释浮动网络的成因（断电模式下节点失去低阻抗通路、由寄生电容上的俘获电荷决定电压、漏电流导致电压漂移，可能引发闩锁或永久性物理损坏），并列举SPICE仿真无法捕获该缺陷的三个原因：收敛处理(gmin stepping)掩盖缺陷、时间尺度问题、测试激励覆盖不足。文章以内部标注为“VICTIM”网络的设计案例说明缺陷在仿真中被掩盖但在硅片中造成大电流尖峰、损坏输出级并导致昂贵的现场失效和重新流片。文章主张采用自动化结构分析（如Calibre Insight Analyzer）在流片前检测浮动网络，将可靠性验证左移，但未涉及任何价格、供需、产能或采购相关信息，属于背景性技术内容。
查尔姆斯大学技术学院主导的一项研究表明，能够绕过弱电池单元的电池可使电动汽车在路上行驶更久，并降低电池全生命周期的总成本；在最优条件下寿命提高超过20%。在研究者模型中，最先进的方案（每个电池单元可单独控制）可在部分高压车辆（如电动卡车和长续航电动车）中将寿命延长超过20%，但实际中更可能以电池组为单位控制，故该数字为理论上限。研究者还建模了一块典型80 kWh汽车电池、年行驶里程12,000公里：传统电池组按现行行业惯例假定10年后更换，而可重构电池组约在11年后达到同一节点，约晚14个月，且因老化更少而具有更高的残值。额外电子元件使该技术前期成本更高，但研究者称在许多现实条件下更长的使用寿命和更高残值可抵消该额外成本；潜力最大的是具有大量串联单元的高压长续航车辆。该方案还可能影响电池制造，降低对电池特性精确匹配的需求，并使更多电池组获得二次利用（如固定式储能）。
UL Solutions在德国Neu-Isenburg建设新的电磁兼容与无线测试设施。此举旨在支持各行业更大更复杂的互联系统。对芯片供应链价格无直接影响。
You've reached the end
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |