高通在与Arm诉讼中赢得关键主张，但判赔总额仅为2美元
高通在与Arm的知识产权诉讼中赢得关键主张，法院判定的赔偿总额仅为2美元。原文说明该判决是两家芯片巨头之间长达四年知识产权纠纷的最新一章；这一结果维护了高通的自研处理器，同时给Arm带来财务压力。原文未说明判决对未来许可条款或产品供应的具体影响。
- 相关厂商
- Qualcomm、Arm
- 影响评分
- 20 / 100，低影响
高通在与Arm的知识产权诉讼中赢得关键主张，法院判定的赔偿总额仅为2美元。原文说明该判决是两家芯片巨头之间长达四年知识产权纠纷的最新一章；这一结果维护了高通的自研处理器，同时给Arm带来财务压力。原文未说明判决对未来许可条款或产品供应的具体影响。
阿贡国家实验室与伊利诺伊大学厄巴纳-香槟分校的研究人员发表了一篇题为《Agentic AI for Heterogeneous System Design Across Chip, Scale-Up, and Scale-Out Domains》的技术论文。摘要节选指出，现代AI/HPC系统的设计空间已在计算架构（包括GPU、数据流处理器和RISC-V加速器）以及内存技术（包括HBM、GDDR等）方面快速扩展。该文探讨跨芯片、scale-up与scale-out领域的异构系统设计，属于研究发布，不涉及具体价格、产能或供需变化。
电源转换方案设计商与制造商RECOM Power与云端电子设计自动化厂商CELUS今日宣布建立合作伙伴关系，将首批RECOM电源设计引入CELUS Design Platform，具体涵盖37个RECOM CUBO（平台上的可复用电路模块，亦称Digital Datasheets）。其中29个围绕RECOM用于隔离及开关式DC/DC转换的电源IC构建，分属平台的Isolation和Switching DC-DC Conversion功能模块，包括RVP001（4个）、RVP003（9个）、RVP003S（1个）、RVP010（6个）、RVP6501（1个）、RVPW011（1个）、RVPW012（1个）、RVPW014（4个）、RVPW015（1个）、RVPW016（1个）；其余8个覆盖RECOM的R-78开关稳压器（6个：R-783.3-0.5 V1/V2、R-785.0-0.5 V1/V2、R-78AA3.3-0.5 V1/V2）和RAC AC/DC转换器模块（2个：RAC02E-3.3SK/277 V1、RAC04-09SGA V1）。每个CUBO由RECOM数据手册、应用笔记和参考设计构建，包含电源IC、配套元件及完整物料清单。该合作与平台新增的Power Nets功能同步推出：工程师定义带电压和方向的供电网络后，Design Assistant仅提出功率规格匹配的方案，设计可通过平台与Altium Designer、KiCad、Siemens EDA和Autodesk Fusion的集成在工程师自有工具中继续。此次合作使这些RECOM设计触达在100多个国家使用CELUS Design Platform的超过30,000名工程师及超过560,000个元件的元件库。
据TrendForce于2026年10月19日下午1:00发布的消息（援引Wccftech对NVIDIA Vera团队的采访），NVIDIA为其Vera CPU选择了单片式裸片（monolithic die）设计而非chiplet方案。公司宣称该CPU性能为Grace的1.5倍，在agentic工作负载下最高达到x86处理器的2倍。原文给出的背景原因是agentic AI的兴起正在重塑CPU设计优先级。该消息为公司对产品设计的宣称与选择，尚属规划阶段，未涉及价格、产能或实际出货表现。
10月19日消息，消息人士@金猪升级包 稍早前曝光了AMD尚未推出的锐龙AI 7 HX 455处理器。从规格来看，该型号应该基于"Gorgon Point 1"芯片，保留了完整的16核心GPU，但CPU从完整的12核心24线程降至8核心16线程，此外配备24MB L3高速缓存。消息人士表示，锐龙AI 7 HX 455的兄弟型号是掌机端的锐龙Z2 Extreme，后者的CPU架构是"3x Zen 5, 5x Zen 5c"。该产品尚未正式推出，信息来自爆料，原文未说明原因及发布时间。
据泄露消息（来源为知名爆料者Jaykihn），英特尔正准备推出基于Nova Lake硅片的Xeon E系列处理器，将仅有两种版本：仅大核P-Core或仅能效核E-Core的SKU，不会提供同时包含P-Core与E-Core的混合SKU，混合设计将保留给常规的Nova Lake-S桌面处理器。P-Core only产品线据报将包含5种配置，分别为4、6、8、12和16个P-Core；E-Core产品线稍小，包含4种SKU，分别为4、8、16和32个E-Core；在产品线顶端，买家可在16 P-Core设计与32 E-Core配置之间选择。新Xeon E设计将采用W980芯片组平台，支持原生DDR5 ECC内存、最多48条PCIe通道（其中12条PCIe 5.0与12条PCIe 4.0来自芯片组）、Intel vPro技术；DMI 5.0 x4使DMI芯片组总线带宽达每方向128 Gbps；CPU提供两个40 Gbps的USB4或Thunderbolt 4端口；来自处理器的PCIe 5.0 x16 PEG插槽可借助lane switch分割为x8/x8等组合；两个CPU直连M.2 NVMe插槽均可配置为Gen 5。该消息为泄露信息，属计划中的产品路线图，原文未说明原因，无价格或供应数据。
海光信息于10月19日发布2026年第三季度（2026年7月至2026年9月）报告：营业总收入58.56亿元，同比增长45.46%；归母净利润10.48亿元，同比增长37.9%；扣非净利润9.53亿元，同比增长31.12%；基本及稀释每股收益均为0.45元，同比增长36.36%；加权平均净资产收益率4.05%。年初至报告期末累计营业收入14954710229.13，同比增长57.58；累计归母净利润2846508812.66，同比增长45.12。第三季度研发投入18.2亿元，同比增长48.68%，占营业收入比例31.08%，同比提升0.68个百分点。年初至报告期末经营活动现金流净额为-2442780168.86，同比减少208.35%，原文说明主要原因为公司匹配市场销售规划加大备货规模、原材料采购支出同比显著增多。原文将业绩增长归因于人工智能产业快速发展、国产替代进程由政策驱动全面转向市场驱动带动国内高端芯片需求持续攀升，以及公司持续加大研发投入。海光信息主营应用于服务器、工作站等设备的高端处理器，产品包括海光通用处理器（CPU）和海光协处理器（DCU）。
10 月 19 日，RISC-V 中国峰会在深圳举行。阿里巴巴达摩院在峰会上发布车规增强处理器玄铁 E908A，成为首款同时达到 ASIL-B 和 ASIL-D 标准的 RISC-V CPU IP，其单点安全度量（SPFM）在业内首次超过 90%，为安全岛、域控、车载网关等场景提供实时计算底座。达摩院还首次发布面向自动驾驶和具身智能的处理器产品路线图，其中下一代 C950A 目标性能将达到现有 RISC-V 车规产品的 5 倍（此为目标，非已实现性能）。达摩院首席科学家孟建熠介绍，玄铁 C950 已成为高性能 RISC-V 技术演进的创新底座，在四类 Agentic 工作负载上的表现相比主流传统架构处理器提升 10% 以上；针对今年 8 月发布的 Qwen3.8-Flash-Next，推理速度达到 43token / 秒。另据行业机构预测，RISC-V 处理器年出货量正保持 50% 的高速增长，到 2030 年市场占有率将达到约 25%（为预测数据）。
据快科技10月19日消息，知名爆料人Jaykihn披露，英特尔正基于Nova Lake架构筹备全新的Xeon E处理器系列，该系列采用单一核心类型设计（全P核或全E核），而非混合搭配。泄露的产品线包含5种P核配置（4、6、8、12与16核）及4种E核配置（4、8、16与32核），所有这些处理器均不含LP-E核，而LP-E核预计将成为消费级Nova Lake桌面产品线的标配；需要P核与E核兼备的客户被建议转向常规Nova Lake-S处理器。即将推出的处理器预计采用英特尔W980芯片组，该芯片组规格于今年2月被披露，支持ECC内存、最多48条PCIe通道并支持英特尔vPro功能。截至目前，英特尔尚未正式确认Nova Lake至强E的具体配置、频率、功耗限制或发布时间表。
英伟达Vera CPU团队在近期访谈中承认，过去多年云端基础设施为追求核心数量牺牲了单线程性能与IPC：行业从2010年代初期英特尔等厂商的高主频、少核心设计，转向超大规模云厂商崛起后x86厂商的多Chiplet布局，核心数大幅膨胀，但使用Chiplet后芯片上没有足够空间为每个核心做性能设计，单线程性能和IPC因此长期停滞。Agentic AI的爆发迫使这一趋势逆转：AI智能体在GPU与CPU之间高速循环执行任务，要求CPU在并发负载下保持强大单线程性能和可预测的低延迟，以避免昂贵的GPU闲置。为此，Vera CPU放弃Chiplet路线，将全部88个Olympus核心与176个线程集成在单晶粒上。据英伟达官方数据，Vera的单核性能最高可达AMD EPYC Venice的1.5倍，在智能体编排任务中比Sapphire Rapids快约2.2倍。
日本理化学研究所（RIKEN）及其合作团队在硅自旋量子比特并行控制方面取得实验进展，相关研究于2026年10月15日发表于《自然·物理》（Nature Physics），论文题为《硅自旋量子比特阵列中的高保真度单量子比特门并行操作》。研究团队使用包含五个硅自旋量子比特的实验装置，通过一条共享微波控制线路进行控制：经优化的器件设计和精细校准后，五个量子比特分别单独进行单量子比特操作时量子门保真度均超过99.99%，其中最好者接近99.999%；在最多三个量子比特同时操作时保真度维持在99.99%以上；五个量子比特全部同时运行时保真度约为99.9%。研究人员发现，并行操作时精度下降的一个重要原因是微波信号引起的量子态相位偏移，即交流斯塔克位移（AC Stark shift），并开发了基于量子比特两两校准的方案来补偿部分误差；剩余误差的一项重要来源被团队认为是驱动诱导退相干（drive-induced decoherence），仅靠相位补偿无法完全解决。研究人员指出，该实验仅在五个量子比特装置上验证，并不意味着已构建实用规模的量子计算机；该成果被视为利用现有半导体制造技术构建更大规模硅基量子处理器的重要一步，长期目标是实现基于硅自旋量子比特的容错量子计算机。
快科技10月19日报道，据媒体报道，当地时间上周日，斯巴鲁公布了一项计划：拟在本十年后半段推出软件定义汽车（SDV），并将整车开发周期缩短约40%，以加快新车型投放速度。斯巴鲁在位于东京北部佐野市的研发中心举办战略说明会，表示会在全系车型逐步搭载全新自研的集成电子控制单元（ECU），并称该集成ECU的核心芯片由其与美国芯片厂商AMD联合开发。斯巴鲁计划借助数字仿真完成原型开发，并行开展设计、测试与生产准备工作以压缩开发时长，目标是让旗下软件定义汽车支持OTA远程升级，覆盖驾驶辅助、自动驾驶及整车性能相关功能，并在纯电、混动及燃油车型上统一电子平台架构。斯巴鲁还表示目前暂无采用丰田Arene软件平台的计划，尽管丰田持有其21%股份。丰田上周五表示，预计到2030年Arene平台每年搭载于1000万台新车，并在2035年拓展应用至联盟合作伙伴的车型。上述内容均为公布或预计的计划，尚非已实现的结果。
特斯拉与三星及台积电（TSMC）的往来凸显出，随着AI处理器需求加速，芯片设计公司与代工厂之间的紧张关系。一名工程师提出指控，内容包括价格压力、索取敏感信息的要求，以及为特斯拉的Terafab项目招聘三星员工；特斯拉和三星均未证实这些指控。
快科技10月19日消息，Intel下代Nova Lake-HX与Nova Lake-H移动处理器的封装布局近日首次曝光，信息来自Moore's Law Is Dead公布的裸片图片。据披露，Nova Lake-HX采用6芯片堆叠封装，核心配置为8个P核+16个E核+4个LPE核共28核，封装尺寸12×30mm，面积约360mm²；其中计算模块面积约104mm²，采用台积电N2P工艺，承载全部8P+16E共24个核心；图形模块采用Intel 3-E工艺，集成4个Xe核心，面积约26mm²；SoC枢纽模块和外围控制模块均采用Intel 18A-P工艺，面积分别为72mm²和58mm²，SoC枢纽模块承载4个LPE核；另有两颗被动填充模块，面积分别为21mm²和85mm²，用于物理支撑和散热均衡。Nova Lake-H的图形、SoC枢纽和外围控制模块与HX版完全相同，差异在计算模块和被动模块：H版计算模块面积缩至55mm²，承载4P+8E共12核，被动模块缩减至45mm²，封装尺寸12×23mm，面积约276mm²，比HX版短7mm。MLID还提到测量值与真实值误差在5%以内，且修改了数值以保护消息源；此外12 Xe配置将使用一个占据图形模块和相邻填充模块空间的单一芯片。该信息为第三方爆料，原文未说明产品发布时间。
美光正在为物理AI应用开发边缘推理内存（EIM），该内存通过将低功耗DRAM堆叠在逻辑芯片上以提高数据处理效率，预计将在2028年下半年实现量产。
据Wccftech对英伟达Vera团队采访时披露（2026年10月19日报道），英伟达为其Vera CPU选择了单片式（monolithic）计算裸片，而非主要x86竞争对手所采用的chiplet架构；Vera还配备定制LPDDR5X内存子系统和英伟达第二代Scalable Coherent Fabric。原因方面，报道解释称与传统云端工作负载优先考虑高核心数和吞吐量不同，agentic AI需要强大的单线程性能、高内存带宽和低延迟，以快速执行顺序任务并保持GPU高利用率。单片式设计使CPU核心无需跨越chiplet之间边界即可通信，降低数据移动延迟。英伟达称Vera提供3.4 TB/s的双向（bisection）带宽，为其对比中领先的x86处理器的三倍；Vera性能为前代Grace的1.5倍；对于Python脚本和代码编译等顺序任务型agentic工作负载，公司宣称最高达领先x86处理器的2倍性能，几何平均基础上为1.6倍优势。Vera还引入Spatial Multithreading技术。英伟达最初主要将Grace CPU定位为GPU系统的主机处理器，但报道指出agentic AI和强化学习需求的增长促使其转向独立Vera CPU机架。另据中央社报道，英伟达个人计算高级副总裁Jeff Fisher在台湾接受采访时否认将停产旗舰GeForce RTX 5090显卡的传闻，称其不属实，并表示RTX 5090仍是英伟达将持续供应的关键产品；他承认供应紧张正影响整个全球行业而非仅英伟达，但称公司正尽一切可能将产品推向市场。TechPowerUp补充称，RTX 5090在其1,999美元的建议零售价（MSRP）附近仍难觅货，亚马逊和Newegg上的部分 listings 超过8,000美元。
据Seoul Economic Daily报道（ZDNet曾在9月报道三星为定制HBM采取双轨策略，同时利用自家代工和竞争对手台积电），NVIDIA已要求三星、SK hynix和美光在其于8月发布的NVHBM基底层中采用台积电3nm工艺。据称三星设备解决方案（DS）部门经内部评估后同意了这一要求。报道给出的原因是：NVIDIA推动供应商间生产标准化以确保HBM性能一致并简化产品验证；此外行业估计台积电3nm良率超过90%，而三星代工2nm（SF2）工艺良率约为60%。NVHBM的定制基底层集成了传统上由GPU承载的内存控制器；据NVIDIA称，相比标准HBM4E，该技术提供最多30%的更高内存带宽、15%的更低HBM功耗和25%的更多XPU计算裸片面积。该合作并非全新：据Seoul Economic Daily，三星和台积电四年前首次合作以确保HBM与台积电GPU封装工艺兼容，此次是首次延伸至HBM制造。三星仍保留自有代工选项：由于台积电3nm产能面临AI加速器和智能手机芯片的竞争需求，三星正在2nm工艺上验证NVHBM基底层生产，作为台积电产能受限时的潜在替代方案。台积电在10月15日的财报电话会议上提示3nm产能紧张，该节点占第三季度晶圆销售额的33%，为其所有工艺节点中最大份额；据Economic Daily News，董事长兼CEO魏哲家宣布在台南再建一座3nm晶圆厂的计划（叠加亚利桑那、日本熊本和台湾南部科学园区的现有扩建项目），新厂定于2028年上半年开始量产。三星还继续为标准HBM产品线自制基底层：今年早些时候进入量产的HBM4和正在进行生产验证的HBM4E均使用三星代工4nm工艺制造基底层，其核心裸片在其华城和平泽园区的1c DRAM产线上制造；三星计划对供应其他客户（包括AMD）的定制HBM保持基底层turnkey生产方式。
据Jaykihn透露，Intel下代基于Nova Lake架构的Xeon E芯片将不采用混合架构，只包含一种核心类型，客户只能选全P核或全E核配置，不含低LPE功耗E核：全P核设计共五款型号，分别为4、6、8、12和16核；全E核设计四款，最高32核，另有4、8和16核版本。需要混合架构的边缘计算客户可购买常规Nova Lake-S桌面CPU。Nova Lake是Intel下一代桌面和移动平台，预计2027年Q1登陆，采用全新LGA1954插槽，命名采用酷睿Ultra 4000系列；桌面版采用混合架构，P核为Panther Cove，E核为Darkmont，单计算芯片版本最高28核心，三款BFC芯片配备最高144MB L3缓存对标AMD X3D；NPU算力此前泄露为73 TOPS，是Arrow Lake（13 TOPS）的5倍以上，超过Panther Lake的50 TOPS。文中指出，Xeon E放弃混合架构并非新策略，此前基于Raptor Lake架构的Bartlett Lake边缘计算芯片同样不含E核，但P核最高只有12核，桌面版只有8核；其原因据称为去掉E核后腾出空间塞入更多P核，边缘计算场景不需要E核处理后台轻负载线程，纯架构更符合边缘工作负载特征。
据首尔经济日报10月18日报道，业内消息人士18日称，英伟达已向三家NVHBM供应商——三星电子、SK海力士（000660.KS）和美光提出要求：基底裸片统一使用台积电3纳米工艺制造，核心裸片统一采用代号1c的第六代DRAM工艺。NVHBM基于第七代下一代HBM标准HBM4E架构开发，是英伟达在8月发布的定制版高带宽内存。英伟达提出该要求的原因是各家HBM供应商制造方案各不相同，难以基于同一套设计实现稳定一致的性能，同时标准化可减轻针对每家供应商单独开展产品验证的工作量。负责三星晶圆代工业务的设备解决方案事业部（Device Solutions）经过内部评估，决定接受英伟达的要求，即三星将采用台积电工艺为英伟达下一代定制HBM生产基底裸片，调整此前HBM核心裸片与基底裸片均自主生产的一站式全包制造模式。报道同时提到：对于标准HBM产品，三星仍保留一站式全包生产策略；三星今年全球率先量产第六代HBM4，目前第七代HBM4E正在进行量产验证，这两款产品的基底裸片均采用三星自研4纳米代工工艺，核心裸片在三星华城、平泽厂区的1c产线生产；面向AMD等其他客户的定制HBM，三星计划继续沿用一站式全包生产方案；三星也保留了在自家晶圆厂研发、生产NVHBM的可能性，业内人士称三星正在验证能否在自有产线上制造NVHBM基底裸片，作为防止NVHBM需求超出台积电产能上限的预案。
Kulicke & Soffa 财政第三季度 2026 年净收入为 3.304 亿美元，同比增长 123%，毛利率 47.8%，非GAAP每股收益 1.20 美元，超出预期。公司预计财政 2026 年第四季度收入约为 3.75 亿美元，截至 2026 年 10 月 3 日，因半导体、存储、汽车和工业市场需求增强。
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |