ClockEdge探讨时钟网络仿真技术,优化30%芯片功耗
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术,旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%,且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设,从而优化PPA(性能、功耗、面积)目标。
- 相关厂商
- ClockEdge
- 影响评分
- 10 / 100,低影响
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术,旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%,且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设,从而优化PPA(性能、功耗、面积)目标。
CXMT宣布采用4F²架构进军服务器DRAM市场,计划年底量产DDR5 RDIMM。该公司此前专注消费级内存,现瞄准三星和SK海力士主导的高端市场。
此举将加剧服务器DRAM市场竞争,长期可能对价格形成压力。
Geekerwan与Kurnal Insights拆解了华为Mate 90 Pro Max的麒麟9050 Pro,发现其采用两个垂直堆叠的芯片而非传统单平面设计。这展示了华为独特的LogicFolding封装技术。
(技术趋势,无直接供应影响)。
Altman支持的初创公司Volantis计划利用光子中介层将AI加速器内存带宽提升至240 TB/s,容量达10 TB。该技术通过光波导替代电气互连,突破传统GPU受限于芯片边缘的容量瓶颈。
技术概念,短期无供需影响。
Nvidia正在测试PTFE和HC树脂用于Rubin Ultra NVL576 Switch Tray,计划2027年下半年量产。此举旨在寻找玻璃基板替代材料以优化AI服务器性能。
PTFE及HC树脂材料供应商。
文章提出利用IP方案和虚拟平台优化AI SoC部署流程以提升互操作性。该方案旨在解决多芯片系统开发中的复杂性问题。
此为技术趋势分析,暂无明确的供需或价格影响。
高通提交了针对Mahua平台Adreno X2-85 GPU的Linux内核补丁,将此前X2 Elite的GPU支持扩展至定位更低的产品线。该补丁代码量仅几十行且处于审查阶段,主要体现软件生态完善,不直接影响供应链供需或价格。
AMD在Linux驱动中增加GDDR7支持,确认RDNA 5架构开发。此次更新涉及IH 8.0、NBIF 7.10等新IP模块,但未提及具体产品发布时间。
虽为技术预研,但预示未来GPU及高带宽内存需求预期。
中科大与Origin Quantum团队在“悟空”超导量子计算机上实现QRAM相干量子路由系统,单路由器传输效率达98%。该技术利用超导量子比特辅助能级,将复杂控制操作转化为浅层深度电路,显著降低电路深度和错误率。
技术突破有助于量子计算架构扩展,但短期内对现有半导体现货价格及供需无直接冲击。
Velaura公司宣称其技术可将AI算力功耗降低2X至4X。该技术主要针对算术计算单元,占XPU功耗的40%-70%。
随着算力成为AI瓶颈,能效提升有望刺激相关芯片需求。
先进节点时钟网络设计正从单纯的时序收敛转向更复杂的电气分析。随着电压降低和互连效应增加,简单的时序收敛已不足以应对5nm、3nm及以下工艺的挑战。这对芯片设计中的抖动、占空比和电源噪声管理提出了更高要求。
Signaloid CEO宣布将于2026年5月流片新ASIC,其UxHw技术旨在提升机器人与物理AI应用性能。该技术通过在运行时维护概率分布元数据,目标实现10至100倍性能提升。
目前属于技术趋势与研发背景,对现货市场供需无直接影响。
Siemens EDA在DAC 2026更新Questa One,引入AI驱动的验证和更快的引擎。该工具旨在提高SoC和3D IC设计的生产力,并集成Tessent DFT以缩短仿真时间。
(中性):该更新提高了设计效率,但尚未改变芯片的现货价格或供应基本面。
英伟达计划于2028年下半年量产代号“费曼”的下一代GPU,采用台积电A16工艺。该芯片将结合SoIC 3D堆叠、CoWoS-L封装及CPO光互连技术,并导入定制化HBM4E内存。
未来先进封装与光互连产能布局。
Navitas起诉Renesas,指控其窃取用于AI数据中心芯片的4项GaN技术商业机密。此案源于双方在氮化镓领域的激烈竞争。
短期内对现货价格无直接影响,但可能改变未来市场格局。
Defacto在SoC Compiler平台引入AI层,支持自动生成连接与版本对比。该功能已运行一年,旨在提升设计团队效率。
属于技术趋势,短期对供需及价格无直接影响。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
第3部分详解CXL内存扩展器验证流程,涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
SK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师,并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈,SK海力士正与台积电推进HBM4及下一代架构研发。
(技术路线图更新,短期供需无直接影响)。
Generation Alpha Transistor (GAT) 推出AI工具以解决模拟芯片设计瓶颈。CEO Dan Fritchman 指出模拟设计工具几十年未变,导致效率低下。
该初创公司旨在通过AI自动化提升模拟设计效率。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |