NuAxi

企业与供应链情报页

楷登电子

NuAxi 汇总提及楷登电子的公开快讯：产品发布、产能与价格信号、供应链变化，持续更新。

已收录 24 条相关快讯最新快讯

最新快讯

查看更多

10月30日 周五

  1. 影响评分 30

    SEMICON West 2026：AI让各环节更快，环节之间的时间是下一个前沿

    SEMICON West 2026会议报道：SEMI总裁兼CEO Ajit Manocha在CEO峰会上表示，半导体行业今年年度营收突破1万亿美元，比此前预测提前近四年；一年前对2030年的预测为1万亿美元，现在为2万亿美元，2035年可能达到3万亿美元；到2029年将有102座新晶圆厂上线，2035年前还需要超过50座。Synopsys CEO Sassine Ghazi指出工程师短缺是行业挑战；Brooks Automation CEO Dave Jarzynka指出晶圆在晶圆厂中实际被加工的时间仅约25%。10月13日（周二）在Moscone North Room 20的设计专场“Bridging Design and Manufacturing with AI”上，来自TSMC、Intel、Applied Materials、Lam Research、Cadence、Silvaco、PDF Solutions、McKinsey、Cerebras、SanDisk和VerifAIX的演讲者讨论了七个主题。具体数据包括：Intel的DTCO决策从数周缩短到一到两小时；Applied Materials将一个3D gate-all-around器件仿真从20.5天缩短到GPU上的19.7小时；McKinsey展示AI辅助项目在设计开始后九个月达到tape-out，并将debug闭环时间缩短40%；TSMC的agentic place-and-route以3至5倍生产率全天候运行；Rhines显示NAND工艺步骤从约400步增至多达1,800步，晶圆批次周期从28nm时的8到10周延长到16周或更长，掩膜组成本从100万至300万美元升至2,000万至4,000万美元或更高；VerifAIX引用首次流片成功率14%和AI在硬件代码生成上的最佳通过率34%；PDF Solutions的Kimon Michaels引用高通的工程与制造数据自2022年以来增长600%，而不到5%的制造数据被分析；Lam发表在Nature上的研究表明，工程师与算法在正确的交接点协作，将达成工艺目标的成本减半。会议还讨论DTCO/STCO协同优化取代顺序交接、自主设计引发信任问题、数字孪生改变开发方式等主题。此为会议综述，属行业背景信息，原文未说明原因（无单一事件原因）。

    NAND3D gate-all-around deviceCFETTSMC、Intel 等 16 家SemiWiki

10月27日 周二

  1. 影响评分 60

    Cadence上调全年营收预测，隐含同比增速由19%升至21%，AI提升芯片设计生产力

    Cadence Design Systems于10月26日（当地时间）举行的第三季度财报电话会议上宣布，将全年营收预测上调至63.87亿至64.17亿美元，隐含同比增长21%，高于第二季度财报时发布的19%增速预测。公司第三季度营收为16.3331亿美元，同比增长22%；剔除一次性成本的非GAAP营业利润率为44.1%；非GAAP每股收益同比增长9%至2.11美元；季度末在手订单（backlog）达到创纪录的82亿美元。Cadence发布了面向半导体与系统设计的Maestro AI模型家族，该模型基于使用Cadence设计工具与数据后训练的开源权重模型，并称初步结果显示与通用基础模型相比设计质量最高提升30%、token效率最高提升五倍；公司计划将Maestro与ChipStack、InnoStack、AuraStack等AI设计代理整合。CEO Anirudh Devgan表示，20年前IBM和Intel设计一颗CPU需要500名工程师工作五年，而如今只需50名工程师工作六个月，芯片设计已变得约容易100倍，AI可再带来5至10倍效率提升，合计使芯片设计比20至25年前容易1000倍；他还称约45%的业务来自非半导体公司。Samsung Foundry于第三季度采用InnoStack用于提升工艺迁移与设计技术协同优化（DTCO）效率；Renesas Electronics的MCU开发团队通过在多项任务中应用InnoStack实现34倍生产率提升，并计划扩展至版图自动化；MediaTek将ChipStack整合进量产数字验证流程，验证覆盖率提升50%至70%，同时工程工作量减少1.4至2倍。CFO John Wall称AI代理可生成并运行远多于工程师手动操作的设计迭代，可能推动EDA工具消耗大幅增长。

    EDA toolsCadence Design SystemsThe Elec
  2. 影响评分 0

    Cadence称芯片设计需求正拓展至AI之外，分析师审视利润率与竞争对手Synopsys的目标

    Cadence Design Systems在第三季度财报电话会议上表示，芯片设计工具的需求已不再仅与AI硬件建设相关，并指出模拟与存储芯片制造商、系统公司，以及太空和金融等自行设计芯片的新入行者带来了需求。在10月26日的电话会议上，分析师追问了两个将影响来年的问题：多少增长来自代理式AI（agentic AI）而非硬件，以及Cadence能否匹敌竞争对手Synopsys一个月前设定的长期目标。

    chip design toolsCadence、SynopsysDigiTimes Asia
  3. 影响评分 58

    Cadence上调2026年展望，AI设计需求推动积压订单创纪录；第三季度营收同比增22%

    Cadence Design Systems表示，截至2026年9月30日的三个月内，其营收同比增长22%，该业绩于10月26日公布。公司称AI驱动的设计需求同时体现在营收和积压订单中，积压订单创纪录，并据此上调2026年展望（此为展望/预测，非已实现结果）。同时，公司表示购买增长的成本正在损害盈利能力，营业收入几乎没有变动。

    chip design toolsCadence Design SystemsDigiTimes Asia

10月20日 周二

  1. 影响评分 30

    QYResearch：2025年全球半导体先进封装设计服务市场规模约451.5亿美元，预计2032年达834.5亿美元，2026-2032年CAGR为9.2%

    QYResearch（2026年10月发布）调研显示，2025年全球半导体先进封装设计服务市场规模大约为451.5亿美元，预计2032年将达到834.5亿美元，2026-2032期间年复合增长率（CAGR）为9.2%；该预测为综合历史发展、行业专家观点及分析师观点给出的预测，报告同时提示未来几年行业具有很大不确定性。报告历史数据为2021至2025年，预测数据为2025至2032年。该服务覆盖2.5D封装、3D封装、Chiplet异构集成、晶圆级封装、扇出型封装及系统级封装（SiP）等技术，按单封装集成芯片数量分为2–4颗、5–8颗、9–16颗及16颗以上四类，下游应用包括人工智能芯片、高性能计算芯片、通信芯片、汽车电子芯片、消费电子芯片及工业控制芯片。报告研究企业名单包括Amkor Technology、Cadence Design Systems、Synopsys、台积电、ASE Technology、长电科技、通富微电等27家企业。此为市场研究报告内容，不涉及具体价格变动、产能变化或企业事件。

    半导体先进封装设计服务2.5D封装3D封装Amkor Technology、Cadence Design Systems 等 27 家格隆汇·半导体

10月19日 周一

  1. 影响评分 10

    Cadence与University of Notre Dame研究人员发表用于异构2.5D/3D-IC封装热建模的可组合AI加速迭代求解器研究论文

    Cadence Design Systems与University of Notre Dame的研究人员发表了题为“A Composable AI-Accelerated Iterative Solver for 3D-IC Thermal Modeling”的研究论文。摘要指出，对异构2.5D/3D-IC封装进行精确热分析虽然必不可少，但计算上极为昂贵；一次全封装FEM仿真可能耗时数小时，而基于AI的代理模型则将整个堆叠视为单一的整体预测目标。原文未说明原因之外的其他背景，此为研究论文发布，属背景信息，不涉及价格、产能或供应事件。

    3D-IC thermal modeling2.5D/3D-IC packagesCadence Design Systems、University of Notre DameSemiconductor Engineering

10月16日 周五

  1. 影响评分 55

    摩根士丹利：将租赁资本开支纳入统计后，2027年AI计算投资总规模升至约1.58万亿美元，较现金口径扩大约14%

    据摩根士丹利Nicholas Lentini团队报告，将未体现在现金流中的租赁资本开支纳入统计后，超大规模云服务商（hyperscaler）及新兴云服务商（neocloud）2027年AI计算投资总规模升至约1.58万亿美元，较现金资本开支口径扩大约14%；2026年至2027年间AI投资增量约7000亿美元，增速约60%。摩根士丹利估计2026年、2027年、2028年AI总资本开支分别约为9800亿美元、1.58万亿美元及1.81万亿美元，同比增速分别约为100%、60%及14%；其中租赁资本开支2027年达1950亿美元、2028年扩大至2460亿美元，2027年甲骨文贡献最大（572亿美元），其后依次为微软（453亿美元）、META（372亿美元）、亚马逊（284亿美元）及谷歌（266亿美元）。报告称超大规模云服务商已披露逾1.1万亿美元尚未启动的租赁承诺；约65%的AI资本开支最终流入标普500成分股营收，英伟达独占流入规模约三分之二。芯片与内存方面，报告认为英伟达具备最佳风险回报比（Fenyman平台有望推动每GW算力对应营收超500亿美元，估值约15倍FY28 EPS），博通2028年XPU市场规模预计突破1万亿美元；DRAM已成为AI建设的关键瓶颈，但摩根士丹利判断内存周期将于2026年四季度进入后期，价格涨幅趋于温和，供给增加将限制盈利惊喜空间。融资方面，超大规模云服务商今年以来已发行约2550亿美元无担保债券（约占全年预估资本开支30%），10年期债券全价收益率较2025年底上升约100至180个基点，摩根士丹利估计2027年将是预测期内现金流赤字最大的一年。上述数字均为报告预估/预测，而非已实现结果。

    AI芯片内存DRAM英伟达、三星 等 15 家华尔街见闻

9月11日 周五

  1. 影响评分 45

    Cadence收购EDA工具商，扩充PCB设计版图

    Cadence收购EDA合作伙伴EMA和FlowCAD，将其技术整合至Allegro X和OrCAD X平台。此举旨在增强PCB设计能力并扩大电子元件数据获取渠道。

    关注

    EDA行业竞争格局变化，短期对现货市场无直接价格冲击。

    Allegro XOrCAD XUltra LibrarianCadence、EMA Design Automation 等 3 家Evertiq并购合作

7月23日 周四

  1. 影响评分 10

    Nvidia等机构设立LLM芯片设计基准测试标准

    Si2联合Nvidia、Cadence及Synopsys等机构在DAC 2026设立LLM芯片设计基准测试标准。此举旨在建立统一、可复现的AI评估格式及报告标准，以改善EDA工具中的AI部署质量与速度。

    关注

    此举虽推动AI在EDA领域的长期应用，但短期内对现货价格及供需无直接影响。

    Nvidia、Normal Computing 等 5 家SemiWiki技术动态

7月19日 周日

  1. 影响评分 10

    EDA云平台市场预测2025-2032

    报告预测了2025年至2032年全球半导体EDA云平台市场规模及年复合增长率，并细分了主要参与者如Synopsys和Cadence。分析覆盖了IC封装、EDA服务、半导体知识产权(SIP)及PCB/MCM等细分领域，应用领域涵盖汽车、航空航天等。

    关注

    该报告为行业格局提供背景，但缺乏具体交易数据。

    EDA Cloud PlatformEDA ServicesSemiconductor IP (SIP)Synopsys、Cadence 等 20 家格隆汇·半导体市场分析

7月18日 周六

  1. 影响评分 95

    新思科技铿腾电子股价大跌12%，EDA垄断松动

    中国AI模型Kimi K3在48小时内基于开源EDA工具完成芯片设计流程，导致新思科技与铿腾电子股价盘中一度大跌超12%。

    利空

    传统EDA垄断格局松动，引发市场对行业格局转变的强烈担忧。

    EDA ToolsSynopsys、Cadence 等 3 家快科技价格波动

7月17日 周五

  1. 影响评分 45

    Intel扩产CHIPS法案，行业周回顾

    本周半导体行业涵盖Intel扩张、CHIPS法案拨款、HBM标准制定及Rapidus合作。这些事件反映了政策支持与产能扩张趋势。

    关注

    政策利好与产能扩张预期。

    HBMPCBIntel、Cadence 等 4 家Semiconductor Engineering政策法规

7月14日 周二

  1. 影响评分 10

    EDA行业营收增13%，Q1表现强劲

    EDA行业2026年Q1营收同比增长13%，反映芯片设计需求强劲。

    利多

    表明半导体设计端景气度回升，利好上游EDA工具厂商。

    Synopsys、Cadence Design Systems 等 4 家EE Times Asia市场分析

7月11日 周六

  1. 影响评分 10

    Cadence印度业务成设计中心，押注AI

    Alok Jain将Cadence印度打造为芯片设计中心，并押注AI。文章强调印度在半导体设计领域的崛起及Cadence的战略重心。

    关注

    长期战略布局，短期无价格影响。

    Cadence Design SystemsEE Times市场分析

6月12日 周五

  1. 影响评分 15

    三星与Cadence扩大2nm及3D-IC平台认证

    三星代工与Cadence扩大2nm及3D-IC设计能力认证。此举旨在强化AI基础设施系统的设计支持。

    关注

    该合作对先进制程供应链生态的长期影响。

    2nm3D-ICSamsung Electronics、Cadence Design SystemsEE Times Asia并购合作

5月28日 周四

  1. 影响评分 10

    EDA引入QMDD算法优化量子模拟

    奥地利研究人员提出使用量子多值决策图（QMDD）简化量子电路模拟。该方法通过利用概率共享和加权分支来减少状态向量和矩阵的复杂性。

    关注

    EDA和验证技术趋势，对现货价格无直接影响。

    Cadence、SynopsysSemiWiki技术动态

4月1日 周三

  1. 影响评分 5

    EDA行业炒作AI，大客户自建AI栈

    EDA行业正大力炒作AI，但三星和英伟达等大客户正建立自己的内部AI堆栈。文章指出，目前的进展主要集中在优化旧工作流，而非解决根本的验证问题。

    关注

    EDA工具供应商面临来自内部解决方案的竞争压力，但价格影响目前为中性。

    EDA ToolsCadence、Synopsys 等 5 家EDN市场分析

3月18日 周三

  1. 影响评分 25

    Cadence与NVIDIA扩大合作加速AI芯片设计

    Cadence扩大与NVIDIA合作以加速AI芯片及系统设计解决方案。此举旨在深化Design for AI与AI for Design战略。

    利多

    合作深化预示EDA工具及AI芯片设计需求强劲。

    EDA ToolsAI ChipsCadence、NVIDIAEE Times Asia并购合作

3月12日 周四

  1. 影响评分 15

    AI互连竞争加剧，联发科SerDes打入谷歌TPU生态

    AI模型扩张推升芯片互连需求，高速SerDes市场竞争加剧，联发科据称以224G SerDes打入谷歌TPU生态，英伟达则向合作伙伴开放NVLink Fusion SerDes IP。SerDes性能正成为ASIC厂商的关键差异化因素，博通与美满电子在该领域持续领先。

    关注

    此为长期技术竞争动态，对具体元器件现货供应、价格及产能暂无直接影响。

    SerDes IPAI InterconnectBroadcom、Marvell 等 6 家TrendForce市场分析

3月9日 周一

  1. 影响评分 10

    Cadence发布AI Chiplet设计平台

    Cadence推出面向物理AI硬件开发的Chiplet平台。此为EDA软件公司的设计工具与流程发布，不涉及硬件生产或供应。

    利空

    /利空/关注: 中性，对元器件现货供应、价格及采购无直接影响。

    AI ChipletCadence Design SystemsElectronic Design技术动态