NuAxi半导体贸易情报

台积电否认3D DRAM制造传闻，重申专注核心代工业务，仍涉足嵌入式DRAM、HBM基底部与晶圆对晶圆堆叠

发生了什么

据2026年11月13日报道，台积电否认3D DRAM制造传闻，重申对核心代工业务的承诺，且无自身制造DRAM的具体计划；但行业消息人士指出，台积电涉足嵌入式DRAM、HBM基底部晶圆以及对高通的晶圆对晶圆堆叠。嵌入式DRAM方面：2007年台积电称已生产首批65nm eDRAM客户产品；2008年3月称其40nm 40G与40LP工艺可搭配嵌入式DRAM；据eeNews Europe在2025年的报道，其22nm MRAM已量产，16nm已可提供客户，12nm在研发中。HBM基底部方面：据TrendForce，HBM基底部预计自HBM4E起越来越多采用台积电先进节点，部分供应商或采用其12nm工艺制造标准HBM产品，定制设计可能推进至3nm；SK海力士与美光据报道将委托台积电代工定制HBM4E基底部；据The Elec，美光总裁兼首席技术与产品官Scott J. DeBoer在9月30日的财报活动上披露，其与英伟达共同设计的NVHBM及JEDEC标准HBM4E均采用代工制造的基底部开发，这有别于HBM4采用的内部开发基底部；另据Seoul Economic Daily，英伟达要求三星、SK海力士与美光在其于8月发布的NVHBM基底部上采用台积电3nm工艺，目的是统一各供应商制造以确保性能一致并简化产品验证。高通HBC方面：高通于11月初验证其首批采用HBC技术的芯片，HBC预计首发于Dragonfly AI250加速器，样品 slated 1H27（据ServeTheHome），其架构将LPDDR直接置于运算裸片之上；据The Elec 8月报道，三星与SK海力士正与高通合作商业化并预计负责DRAM堆叠，而台积电据报道将贡献技术整合与先进封装专长。文中多个项目均为传闻或计划状态，非已实现结果。