分析：美国支持力度增长，但英特尔坚称扭亏进程仍独立运营
一篇分析文章指出，美国对英特尔的支持力度正在增长，但英特尔坚称其扭亏转正进程仍由公司独立运营。文章同时评述代工业务固有的经济矛盾：半导体制造需要巨额前期资本和多年持续投资，而进行这些投资的公司又被要求保持足够的战略独立性，以便快速响应技术周期和客户。原文未说明具体支持形式、金额或时间，亦未说明原因。
- 相关厂商
- Intel
- 影响评分
- 25 / 100，低影响
一篇分析文章指出，美国对英特尔的支持力度正在增长，但英特尔坚称其扭亏转正进程仍由公司独立运营。文章同时评述代工业务固有的经济矛盾：半导体制造需要巨额前期资本和多年持续投资，而进行这些投资的公司又被要求保持足够的战略独立性，以便快速响应技术周期和客户。原文未说明具体支持形式、金额或时间，亦未说明原因。
英特尔首席执行官陈立武近日在接受《日经亚洲》采访时，被问及中国能否在未来5至10年内赶上美国的芯片能力，他回应称“现在我认为，差距并没有那么大”；他未说明所指的芯片类型、制造节点、良率或成本，也未给出量化指标，原文亦说明该表态不能解读为中国已在先进制程上追平美国。他表示美中企业各有优势与短板，并提到地缘政治限制带来的敏感问题，但未将其归结为某一项政策或技术突破。报道背景包括：ASML此前确认其EUV系统销售已受限制，荷兰政府对部分先进浸没式DUV设备实施出口许可制度；上海朗道科技展示了FlintNano LPP-OXXO低功率激光诱导等离子体EUV光源原型，公司公布的参数为驱动激光功率1000瓦、工作频率1至20千赫兹、转换效率超过2%、EUV输出功率超过15瓦、可连续运行100小时以上、国产化率约90%，但这些为企业公布指标，未经独立验证，朗道称商业化仍需数年。同场采访中陈立武称英特尔重组已完成约八成，重建有竞争力的晶圆代工业务还需要多年，并以台积电用了10至20年成为全球领先代工企业为例。
芬兰技术产业协会（TIF）发布了对欧盟《芯片法案2.0》的建议（该法案为委员会提案，尚待立法程序，资金尚未确定），主张法案应以需求为出发点。文中引用的市场背景数据：全球芯片销售额2025年达7010亿美元，今年将突破1万亿美元，并按欧盟委员会的估算到2030年达1.6万亿美元；欧洲目前生产的芯片占全球不到十分之一，覆盖自身消费约五分之一。提案要点包括：首次同时处理需求与供给（大挑战、行业主导的需求加速器、创新采购），首次OfType（first-of-a-kind）地位扩展至全价值链，许可审批上限为12个月，对量子芯片和光子学提供专项支持。资金方面：《条例》本身几乎不含新资金，资金将在2028—2034年欧盟预算与欧洲竞争力基金中另行谈判；委员会影响评估模型给出的示例投资为400亿欧元，业界建议设立300亿至600亿欧元的欧盟半导体专项预算。提案的战略项目优先领域清单包含先进制造、AI芯片、存储和前沿设计，但未包含量子与光子芯片制造。文章还提到，芬兰的行业主导战略'Chips from the North'目标是在2035年前将该行业收入提高两倍至50亿至60亿欧元，并归纳出七项建议（快速行动、确保关键规模的欧盟资金、保留并扩展first-of-a-kind定义至量子芯片制造、以战略项目建设需求导向的关键产能并锚定一座先进晶圆厂、赋予行业结构化角色、通过可信国际伙伴关系构建韧性、保持供应安全义务精准有限）。原文未说明原因——本文为立场性分析文章，不涉及具体价格变动或事件原因。
据IT之家10月19日消息，韩媒MTN当地时间16日报道称，三星电子计划2027年全面进军硅光子学(SiPh)领域：首先利用12英寸技术为客户代工光子集成电路(PIC)，后续再扩展到PIC-EIC整合与光封装领域。报道称台积电目前在硅光子学晶圆代工领域处于优势位置，已获得一系列开发成果；三星电子内部人士认为双方差距在于市场份额而不是技术本身，三星将以从存储到逻辑到封装的全栈解决方案与台积电竞争。三星电子还在考虑对硅光子学相关公司进行合并和收购以推进自身技术发展。上述计划与并购考虑均处于筹划阶段，尚未证实落地。
英伟达要求三星、美光和海力士使用台积电3纳米节点制造的基die用于其定制NVHBM，原因是标准化；三星和美光已确认同意该请求，预计2027年量产；海力士已使用台积电12纳米工艺生产HBM4基die；三星亦在验证其2纳米工艺作为备用；三星将继续为不想采用NVHBM的客户生产标准HBM。NVHBM相比标准HBM4E可提供最高30.%更高带宽和15%更低功耗。
据 TrendForce 于2026年10月19日发布的报道（'reportedly'，属未经证实的传闻），英伟达据报道希望三星、SK海力士和美光为NVHBM向台积电采购基底晶粒（base dies）；标题称其想要台积电的3nm基底晶粒。与此同时，据报道三星正测试其自家2nm工艺作为备选方案。文中以问句提及三星是否放弃自有代工业务并回答'Not quite'，即并非放弃。原文未说明原因。该消息为传闻性质的意向报道，并非已确认实施的采购变更。
本文为中金公司2026年10月19日发布的研报《AI高景气能否经住供给考验？》。报告以标准化未预期盈利（SUE大于1）定义高景气行业，测算显示美股电气设备、半导体及设备、电子、软件以及A股电子等板块景气度较高；认为景气上行源于需求打开增长空间、供给约束放大回报弹性。报告从相对投资强度（RI）和新增融资两个维度衡量供给扩张：2026年RI较高的行业包括全球半导体存储、全球半导体代工、美国建材、美国PCB、美国光模块等；新增融资超过50%分位数的仅有全球半导体代工和美国半导体设备（两者处于历史68%分位数），投资强度大且融资强度也大的行业只有全球半导体代工。报告引入行业收入集中度（HHI）并以1997~2025年数据实证：中低集中度组中相对投资强度与下一期ROE及SUE变化呈负相关，高集中度组则转为正相关；历史案例显示美国半导体设备1998年RI达0.535（历史89.7%分位），至2001年ROE累计下降28.0个百分点，美国PCB 2000年RI达0.324（89.7%分位），一年后ROE下降63.2个百分点，而2001年全球半导体代工HHI达4289、RI为0.250（82.8%分位），一年后ROE反而提高7.5个百分点。基于2026年和2027年市场一致预期的测算，报告结论为：当前投资预期尚不至于对全球科技行业景气构成全面压力；未来两年供给环境相对有利、资本回报和景气度相对受益的主要是中国半导体设备和电网设备，面临较大考验的是全球数字芯片设计；中国光模块、美国光模块和PCB可能阶段性受益，美国有色金属可能阶段性承压。
据《工商时报》援引机构投资人消息，谷歌TPU v9项目（由联发科参与）的初步tape-out可能因设计修改推迟至2027年1月，出货可能推迟至2028年第一季度；2026年11月的送样目标保持不变，生产版本tape-out预计在第二季度。报道称，谷歌TPU v9 Core A设计（代号Humufish）的修改使开发延迟约三周，影响联发科负责的Core B与I/O设计。另据TrendForce，该芯片预计采用英特尔的EMIB-T先进封装，基板良率仍是产能扩展与成本竞争力的关键挑战。据彭博援引消息人士，字节跳动接近达成协议采购联发科的数据中心芯片，有望成为继谷歌（Alphabet）之后联发科的第二个主要ASIC客户。台湾ASIC设计公司方面：GUC受云端客户CPU与ASIC项目支撑，9月营收达新台币71.45亿元，同比增长97.8%；Alchip因3nm AI加速器出货增加，9月营收达新台币99.79亿元，同比大增496%。Faraday已取得三星2nm工艺设计套件（PDK）以争取相关设计机会；据《工商时报》报道，三星4nm产能据称已被满载利用，促使部分AI ASIC客户评估其2nm节点。Faraday还完成了英特尔18A-P的设计环境搭建并开始提供设计服务，计划在2027年争取更多项目。《工商时报》援引机构投资人称，全球AI ASIC加速器出货量预计2027年达到1410万颗，同比增长约69%。
据Seoul Economic Daily报道（ZDNet曾在9月报道三星为定制HBM采取双轨策略，同时利用自家代工和竞争对手台积电），NVIDIA已要求三星、SK hynix和美光在其于8月发布的NVHBM基底层中采用台积电3nm工艺。据称三星设备解决方案（DS）部门经内部评估后同意了这一要求。报道给出的原因是：NVIDIA推动供应商间生产标准化以确保HBM性能一致并简化产品验证；此外行业估计台积电3nm良率超过90%，而三星代工2nm（SF2）工艺良率约为60%。NVHBM的定制基底层集成了传统上由GPU承载的内存控制器；据NVIDIA称，相比标准HBM4E，该技术提供最多30%的更高内存带宽、15%的更低HBM功耗和25%的更多XPU计算裸片面积。该合作并非全新：据Seoul Economic Daily，三星和台积电四年前首次合作以确保HBM与台积电GPU封装工艺兼容，此次是首次延伸至HBM制造。三星仍保留自有代工选项：由于台积电3nm产能面临AI加速器和智能手机芯片的竞争需求，三星正在2nm工艺上验证NVHBM基底层生产，作为台积电产能受限时的潜在替代方案。台积电在10月15日的财报电话会议上提示3nm产能紧张，该节点占第三季度晶圆销售额的33%，为其所有工艺节点中最大份额；据Economic Daily News，董事长兼CEO魏哲家宣布在台南再建一座3nm晶圆厂的计划（叠加亚利桑那、日本熊本和台湾南部科学园区的现有扩建项目），新厂定于2028年上半年开始量产。三星还继续为标准HBM产品线自制基底层：今年早些时候进入量产的HBM4和正在进行生产验证的HBM4E均使用三星代工4nm工艺制造基底层，其核心裸片在其华城和平泽园区的1c DRAM产线上制造；三星计划对供应其他客户（包括AMD）的定制HBM保持基底层turnkey生产方式。
据首尔经济日报10月18日报道，业内消息人士18日称，英伟达已向三家NVHBM供应商——三星电子、SK海力士（000660.KS）和美光提出要求：基底裸片统一使用台积电3纳米工艺制造，核心裸片统一采用代号1c的第六代DRAM工艺。NVHBM基于第七代下一代HBM标准HBM4E架构开发，是英伟达在8月发布的定制版高带宽内存。英伟达提出该要求的原因是各家HBM供应商制造方案各不相同，难以基于同一套设计实现稳定一致的性能，同时标准化可减轻针对每家供应商单独开展产品验证的工作量。负责三星晶圆代工业务的设备解决方案事业部（Device Solutions）经过内部评估，决定接受英伟达的要求，即三星将采用台积电工艺为英伟达下一代定制HBM生产基底裸片，调整此前HBM核心裸片与基底裸片均自主生产的一站式全包制造模式。报道同时提到：对于标准HBM产品，三星仍保留一站式全包生产策略；三星今年全球率先量产第六代HBM4，目前第七代HBM4E正在进行量产验证，这两款产品的基底裸片均采用三星自研4纳米代工工艺，核心裸片在三星华城、平泽厂区的1c产线生产；面向AMD等其他客户的定制HBM，三星计划继续沿用一站式全包生产方案；三星也保留了在自家晶圆厂研发、生产NVHBM的可能性，业内人士称三星正在验证能否在自有产线上制造NVHBM基底裸片，作为防止NVHBM需求超出台积电产能上限的预案。
Kulicke & Soffa 财政第三季度 2026 年净收入为 3.304 亿美元，同比增长 123%，毛利率 47.8%，非GAAP每股收益 1.20 美元，超出预期。公司预计财政 2026 年第四季度收入约为 3.75 亿美元，截至 2026 年 10 月 3 日，因半导体、存储、汽车和工业市场需求增强。
在2026年开放计算项目（OCP 2026）全球峰会上，英特尔展示了硅光子技术发展蓝图，数据中心系统与解决方案公司副总裁尼克·杜贝将硅光子形容为下一代系统架构的“黄金之锤”，并称英特尔是目前唯一能够大规模量产300毫米磷化铟（InP）硅光子晶圆的高产能代工厂。原因方面，源文称传统铜线互连正日益逼近物理极限，在传输距离、封装边缘带宽密度及每比特传输能耗等方面面临瓶颈，数据中心架构需向光互连演进，能耗目标推进至低于5皮焦耳每比特。英特尔指出，当前光学收发器市场中激光芯片与磷化铟材料产能长期供不应求，其将磷化铟光源技术直接整合进300毫米硅晶圆制程以提升制造效率与产能规模；自2016年投入商用以来，已累计出货超过800万个光学收发器和3200万个集成激光器。英特尔正依托300毫米硅光子制程与集成磷化铟光源技术推动共封装光学（CPO）与近封装光学（NPO）发展。
英伟达推动NVHBM标准化计划，要求三星、台积电、美光和SK海力士统一采用台积电3纳米工艺生产基底芯片，核心存储芯片采用第六代DRAM工艺。三星首次接受放弃HBM完全自主的“交钥匙”模式。NVHBM预计带宽增加30%，功耗降低15%。三星代工亏损从2025年6.74万亿韩元降至2026年3.92万亿韩元，降幅41%。
据业内分析和摩根大通报告，台积电正考虑加快其代号A14（Angstrom）的1.4纳米工艺量产计划：按目前计划预计2027年第三季度进入试产阶段，目标2028年上半年启动大规模生产，并可能在2028年下半年开始贡献营收；此前市场普遍预期其2028年下半年才开始生产1.4纳米晶圆，但随着AI芯片需求在2026年和2027年持续供不应求，台积电面临提前扩充先进制程产能的压力，据称将依靠四座工厂共同承担1.4纳米产能建设。苹果预计成为首批采用该工艺的客户之一，分析人士认为若台积电2028年实现量产，苹果可能在同年或随后推出基于该工艺的A22 Pro芯片；另有消息称苹果可能在仅经历两代2纳米产品后便转向1.4纳米。目前估计每片1.4纳米晶圆制造成本高达4.5万美元，高通、联发科等厂商可能选择在2纳米工艺上停留更长时间而非迅速跟进。上述内容均为计划或分析预期，尚未实施。
10月18日消息，据 Tweaktown 报道，一名韩国半导体工程师（X 平台账号 @TTHUEONE）指控，特斯拉在与三星签订芯片代工协议时试图争取极为优厚的条款：既要获取敏感的制造工艺信息、审计权限，同时还要求压低报价；该工程师还称特斯拉的 Terafab 项目从三星位于得州泰勒的工厂挖走了大量员工。特斯拉与三星均没有对该指控予以证实或否认，原文未说明原因的指控真实性尚无定论。报道称，争议核心的代工合同方面，特斯拉 AI5 芯片已在三星泰勒工厂试生产，目标在 2027 年实现量产，算力目标为 2000 至 2500 TOPS；马斯克称该芯片性能约为同级别英伟达芯片的三倍、成本仅为后者的十分之一，但这些数据尚未得到第三方独立验证；AI6 与 AI6.5 芯片预计将分别采用台积电和三星的 2 纳米工艺，内存容量降至 144GB。另据消息，三星已从韩国本土调派先进制程良率工程师前往泰勒工厂，为计划在 2027 年启动的 2 纳米芯片量产做准备。《Business Post》今年 3 月曾报道两座工厂地理位置邻近对三星构成结构性风险，彼时特斯拉已在为该项目招聘半导体研发工程师。
据Tom's Hardware 2026年10月16日报道，中国初创公司Langdao Silex（2024年由清华大学气体放电等离子体实验室校友创立）在中国上海第26届中国国际工业博览会上展示了一台EUV光源原型，输出功率超过15W、90%零部件国产、并具备一定运行时间，但现场未点亮运行。其FlintNano LPP-OXXO系统采用激光等离子体(LPP)技术，配备1000W驱动激光器（工作频率1kHz–20kHz），转换效率超过2%，亮度达100 W/(mm²·sr)，可连续运行超过100小时，等离子体稳定性3% RMS、EUV输出功率稳定性5%；不过其输出仍不足以支撑高量产芯片生产，且公司未说明15W是在等离子体处还是中间焦点处测量。据TrendForce援引多方消息，该公司还需三到五年才能将该技术商业化。此外，其正在开发的高功率FlintMicro-LPP EUV光源已完成原理验证，但输出功率、转换效率和运行寿命均未披露。光源仅是EUV光刻机的一部分，完整EUV扫描仪还需收集/照明光学系统、多层膜反射镜、工件台/掩模台等进展。
据Moore's Law Is Dead YouTube频道曝光的裸片照片，Intel即将推出的移动端"Nova Lake"系列芯片细节披露。其中"Nova Lake-HX"采用8+16+4核心配置（8个P-Core、16个E-Core、4个LPE-Core），总硅片尺寸为12x30毫米、合计360平方毫米，由六颗不同工艺节点的裸片组成：图形tile基于Intel 3-E节点，内含4个Xe GPU核心，面积约26平方毫米；21平方毫米的虚拟裸片用于封装结构完整性；72平方毫米的大裸片基于Intel 18A-P节点，承载4个LPE-Core并作为中央枢纽；另一颗58平方毫米的18A-P裸片作为外设控制tile；主计算tile由外部代工（TSMC N2P节点）承载8P+16E CPU核心配置，占最大面积104平方毫米；旁边还有85平方毫米的无源tile用于结构完整性和"Nova Lake-HX"芯片的预期运作。"Nova Lake-H"变体采用4+8+4配置（4个P-Core、8个E-Core、4个LPE-Core），封装明显更小，为12x23毫米、总面积276平方毫米；除主计算tile（TSMC N2P节点、4P+8E核心配置、55平方毫米）外，其余配置与HX相同，其相邻无源裸片仅45平方毫米，外设控制裸片、中央枢纽裸片和图形tile均采用Intel节点制造并与HX变体相同。
美国商务部芯片计划办公室同意与位于马耳他、纽约的GlobalFoundries修改其现有奖项，并在美国《芯片与科学法案》下重新分配最高$955m激励资金，以支持其在马耳他、纽约和伯灵顿、佛蒙特州的$5bn投资。
三星电子计划于2026年11月在得克萨斯州泰勒市开始建设其第二座半导体晶圆厂，继续推进其美国代工产能扩张。该状态为计划，尚未开工。其位于泰勒的第一座工厂预计于年底前开始运营。原文未说明原因。
Gaonchips于10月15日宣布加入Arm Total Design for Physical AI，成为首家参与该倡议的韩国设计解决方案提供商，作为技术合作伙伴支持Arm-based半导体在物理AI应用中的实施，并将通过硅到系统的合作提供从芯片设计到系统实施的全过程支持。原文未说明原因。
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |