Lumentum演示1060nm VCSEL光互联
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术,专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
- 相关厂商
- Lumentum Holdings Inc、Astera Labs Inc、Corning Inc
- 影响评分
- 10 / 100,低影响
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术,专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
ETH Zürich等机构提出“Terracotta”可编程内存控制器以促进新DRAM技术。该技术旨在解决DRAM在性能、能效和鲁棒性方面的限制,支持在DRAM内计算。
长期技术演进但无短期供需影响。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
UCIe 3.0标准统一了封装内die-to-die通信,使PCIe 8.0流量能无缝跨越chiplet边界。
技术标准升级对短期现货价格无直接影响。
伦斯勒理工学院与IBM Watson研究中心联合发布REACH技术,旨在降低HBM ECC控制器开销。该技术通过控制器管理长跨度纠错码,以应对HBM成本带来的更强保护需求。
HBM技术演进,对短期现货价格无直接影响。
Marvell扩内存去聚合策略以缓解AI基础设施瓶颈。该方案利用CXL、SSD及光互连技术解决内存限制。
技术趋势,暂无具体供需数据。
CXMT在AMD平台实现DDR5-8800超频,逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布,但已获Colorful等品牌采用。
技术突破显示国产存储竞争力提升,但短期对现货价格影响有限。
Blaize推出Graph Streaming Processor (GSP)架构,旨在减少AI推理中的数据移动。该公司主张通过混合AI策略,利用硬件调度器优化数据流,而非单纯堆砌算力。
目前仅处于技术概念阶段,对短期现货价格无直接影响,属于AI芯片架构创新趋势。
NVM Express联盟更新11项NVMe规范,新增PCIe导出NVM子系统迁移功能。该功能旨在简化虚拟机迁移并支持后量子密码学,提升存储虚拟化能力。
技术规范升级利好NVMe SSD产业链长期发展,但短期无供需影响。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
第3部分详解CXL内存扩展器验证流程,涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
三星计划2026年底量产CXL 3.2内存模块,SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈,两家厂商正开发CXL技术以扩展AI内存。
长期技术演进,对当前现货价格无直接冲击。
JEDEC发布JESD330-4标准,定义SPHBM4接口,利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。
有机基板成本低于硅基板,有望降低HBM4模组成本并提升堆叠数量。
Meta部署自研Vistara ASIC,将DDR4内存桥接至仅支持DDR5的AMD Turin服务器,单机总容量达1TB。针对DDR5价格飙升及供需失衡,Meta通过CXL 2.0技术回收旧服务器DDR4模块以降低硬件成本。
DDR4生命周期延长及CXL技术在企业级内存扩展中的应用趋势。
华为“鹏城云脑 Ⅲ”搭载 OceanStor A800 存储登顶 IO500 双榜,总分超历史纪录 1.8 倍。该系统通过 664 个计算节点与 79,680 个并行进程的极限压力测试,验证了存储系统在 AI 高并发场景下的性能极限。
(技术验证),但中性(现货价格无直接波动)。
Solidigm VP Avi Shetty 展望未来技术,包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论,而非供应链冲击。
澜起科技正积极推进PCIe 7.0 Retimer及Switch芯片研发,并已于1月送样PCIe 6.x/CXL 3.x Retimer。公司目前以Gen 5产品出货为主,6.x产品处于送样测试阶段。
该文展示了将电弧故障模型从实验室环境移植至微控制器(MCU)的部署流程。随着边缘计算需求增长,如何在资源受限的MCU上高效运行AI模型成为技术难点。
此为技术趋势,对MCU现货价格无直接冲击。
三星成功研发出900层3D NAND芯片,通过堆叠两个450层串组成。尽管竞争对手目前处于192至321层水平,三星计划今年量产400层技术。
这一技术突破将迫使竞争对手加速追赶,并预示未来存储成本下降和产能提升。
JEDEC预览LPDDR6标准更新,计划引入x6窄接口以提升单封装容量,并瞄准512Gb单颗密度,旨在满足数据中心AI训练与推理的内存需求。背景是LPDDR6标准正从移动平台扩展至加速计算领域,并同步开发SOCAMM2模块及PIM(存内计算)标准。
此为远期技术规划,对当前LPDDR5/5X现货供应、价格及采购策略无直接影响。
爆款新品里,到底装了谁的芯片?拆开,一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |