英伟达据悉成功从人工智能初创公司Modal赢得CPU芯片订单
据报道，英伟达成功从快速增长的人工智能初创公司Modal赢得中央处理器(CPU)芯片订单。Modal此前完全依赖英特尔和AMD芯片，这一订单初步表明，英伟达进军长期由英特尔和AMD这两家竞争对手主导的市场已取得成效。（消息来源：财联社；原文未说明原因）
- 相关厂商
- 英伟达、Modal
- 影响评分
- 45 / 100，中等影响
据报道，英伟达成功从快速增长的人工智能初创公司Modal赢得中央处理器(CPU)芯片订单。Modal此前完全依赖英特尔和AMD芯片，这一订单初步表明，英伟达进军长期由英特尔和AMD这两家竞争对手主导的市场已取得成效。（消息来源：财联社；原文未说明原因）
据西门子于2026年10月14日宣布，其与英伟达推进合作，将英伟达cuLitho库与西门子Calibre制造软件集成，旨在使复杂的光掩模优化在全芯片规模上切实可行。据西门子称，该集成可使全芯片光学校近校正（OPC）工作负载速度提升至多12倍；西门子另引用针对选定工作负载至少10倍至17倍的仿真加速。这些测量针对特定计算任务，并不等同于整个芯片制造流程的等效加速，也不保证对每个客户配置都有相同改进。开发动因是工程师设计的图形不会自动精确印到硅片上：在极小尺寸下，衍射等物理效应会扭曲投影图像，而计算光刻可预测这些效应并调整光掩模几何形状。西门子将转向高数值孔径极紫外光刻（High-NA EUV）视为一大挑战。西门子还表示，加速可将漫长的周转时间从数周缩短至数天，并可能降低能耗和计算基础设施占用；其意义取决于在扩大有用优化规模的同时保持精度。
据市场消息，英伟达已要求三星电子、SK海力士和美光科技为其生产NVHBM（英伟达的定制HBM技术，HBM即高带宽内存），其中基底裸片（BaseDie）采用台积电3nm制程，核心裸片（CoreDie）则采用第六代DRAM（动态随机存取存储器）技术，消息称三星电子已决定接受英伟达的技术要求。该消息的真实性尚属传闻层面：10月19日，三星电子回应称，公司不对涉及客户的事项发表评论。原文未说明原因。
LG将于10月19日开始集团旗下所有子公司的业务审视会议，由LG董事长兼CEO具光谟主持，各子公司CEO及事业部门负责人参加，会议将审视公司2026年业务表现及2027年计划。审视首先从LG电子、LG Display、LG Innotek等电子类子公司开始，随后是LG能源解决方案、LG化学等化学与电池业务，以及LG Uplus、LG CNS等电信与服务类子公司，整个过程将持续约一个月。会议将讨论与Nvidia、Microsoft等全球科技公司的具体业务合作及后续实施计划。LG在2026年加强了与Nvidia在AI工厂、物理AI和移动出行方面的合作，并已同意扩大与Microsoft在AI基础设施方面的合作。LG还将在2026年3月聚焦AX执行、6月聚焦Winning R&D、9月聚焦投资策略细化作为季度讨论主题；9月CEO会议上，具光谟敦促高管“以速度和持续执行确保在AI未来战场取胜”。该举措属于LG整合集团能力的“One LG”战略的一部分，目标是在关键未来AI市场取得成果，而非短期合作。
10月19日，北京铭芯启睿科技有限公司宣布完成超4亿元A轮融资，由博原资本领投，博世创投、米哈游、兆易创新等跟投，小米战投等老股东持续加注；相关报道未披露本轮估值及股权稀释比例。本轮资金将用于RRAM（阻变存储器）产业化、商业化及新产品LPU（语言处理单元）研发。同日披露前Graphcore总裁兼大中华区总经理卢涛加入公司，出任CEO兼联合创始人，并启动第一代LPU研发，面向大模型推理场景；卢涛表示第一代LPU不采用RRAM，将使用更成熟的存储介质，目标为支持数万亿参数完整模型、实现每用户每秒1000 Token，该指标为研发目标，尚无实测性能支撑；LPU目前处于研发阶段，未披露流片、验证或交付时间表。此前10月14日，公司发布首代1Gb RRAM芯片泰山一号流片信息，基于1TnR技术路线（1T4R结构，一个选择晶体管对应四个阻变存储单元），搭配28纳米CMOS工艺，披露存储密度30Mb/mm²、访问延时小于20纳秒，并集成片上硬件纠错电路；泰山一号已完成流片、正在推进验证，尚未披露量产进展。公司三条产品线中的嵌入式RRAM IP已进入客户场景并计划扩大规模，但未披露客户名称、订单金额或出货量；混合存算产品未披露具体芯片型号、流片进度或商业化节点。
英伟达要求三星、美光和海力士使用台积电3纳米节点制造的基die用于其定制NVHBM，原因是标准化；三星和美光已确认同意该请求，预计2027年量产；海力士已使用台积电12纳米工艺生产HBM4基die；三星亦在验证其2纳米工艺作为备用；三星将继续为不想采用NVHBM的客户生产标准HBM。NVHBM相比标准HBM4E可提供最高30.%更高带宽和15%更低功耗。
据《首尔经济日报》10月18日援引业内消息人士的报道，三星电子在内部评估后已同意使用台积电3nm工艺为NVHBM（英伟达下一代定制HBM）生产基底裸片（base die）。报道称，这将是两家公司首次在HBM制造阶段展开合作。报道指出，英伟达的定制内存设计正在将HBM制造的部分控制权从内存厂商转移至其最大客户，并将其中一部分工作导向台积电。该内容为媒体报道，援引业内消息人士，合作实际落地情况有待确认。
据Seoul Economic Daily报道（ZDNet曾在9月报道三星为定制HBM采取双轨策略，同时利用自家代工和竞争对手台积电），NVIDIA已要求三星、SK hynix和美光在其于8月发布的NVHBM基底层中采用台积电3nm工艺。据称三星设备解决方案（DS）部门经内部评估后同意了这一要求。报道给出的原因是：NVIDIA推动供应商间生产标准化以确保HBM性能一致并简化产品验证；此外行业估计台积电3nm良率超过90%，而三星代工2nm（SF2）工艺良率约为60%。NVHBM的定制基底层集成了传统上由GPU承载的内存控制器；据NVIDIA称，相比标准HBM4E，该技术提供最多30%的更高内存带宽、15%的更低HBM功耗和25%的更多XPU计算裸片面积。该合作并非全新：据Seoul Economic Daily，三星和台积电四年前首次合作以确保HBM与台积电GPU封装工艺兼容，此次是首次延伸至HBM制造。三星仍保留自有代工选项：由于台积电3nm产能面临AI加速器和智能手机芯片的竞争需求，三星正在2nm工艺上验证NVHBM基底层生产，作为台积电产能受限时的潜在替代方案。台积电在10月15日的财报电话会议上提示3nm产能紧张，该节点占第三季度晶圆销售额的33%，为其所有工艺节点中最大份额；据Economic Daily News，董事长兼CEO魏哲家宣布在台南再建一座3nm晶圆厂的计划（叠加亚利桑那、日本熊本和台湾南部科学园区的现有扩建项目），新厂定于2028年上半年开始量产。三星还继续为标准HBM产品线自制基底层：今年早些时候进入量产的HBM4和正在进行生产验证的HBM4E均使用三星代工4nm工艺制造基底层，其核心裸片在其华城和平泽园区的1c DRAM产线上制造；三星计划对供应其他客户（包括AMD）的定制HBM保持基底层turnkey生产方式。
英伟达推动NVHBM标准化计划，要求三星、台积电、美光和SK海力士统一采用台积电3纳米工艺生产基底芯片，核心存储芯片采用第六代DRAM工艺。三星首次接受放弃HBM完全自主的“交钥匙”模式。NVHBM预计带宽增加30%，功耗降低15%。三星代工亏损从2025年6.74万亿韩元降至2026年3.92万亿韩元，降幅41%。
10月16日，理想汽车宣布旗下芯片子公司上海马赫心科技有限公司签署首轮股权融资协议，认购总额为16.25亿元，其中理想汽车通过全资附属公司出资10亿元，外部投资方合计出资6.25亿元；若杭州经韬及其关联基金在2026年12月31日前按同价悉数行使不超过5亿元的追加认购权，投后估值最高将达171亿元，理想汽车将继续保持控股地位。融资将用于支持芯片及域控制器研发与商业化，推进面向外部客户的产品供应与合作，尤其是拓展非汽车领域的市场机会。产品方面，马赫M100采用5nm车规级工艺，单颗算力达1280 TOPS，已搭载于新一代理想量产车型。另据接近理想人士透露，除芯片之外，碳化硅模块、增程器也开始考虑对外销售。该融资协议为已签署、尚属计划推进阶段的事项。
据IT之家10月16日报道，理想汽车宣布旗下芯片子公司上海马赫心科技有限公司已签署首轮股权融资协议，认购总额为16.25亿元人民币。本轮融资由杭州经韬、蓝驰创投及华业天成领投，奇绩创坛参与投资；理想汽车通过全资附属公司出资10亿元，外部投资者合计出资6.25亿元。杭州经韬及其关联基金获得一项一次性追加认购权，可在2026年12月31日前按相同价格额外投资不超过5亿元；若该认购权悉数行使，马赫心科技的投后估值将达到171亿元。融资完成后，理想汽车预计持有马赫心科技约74.01%的股权，继续保持控股地位。背景方面，公开报道显示理想汽车自2021年开始论证自研芯片可行性，2022年正式立项，组建约200人的专项团队；其自研的马赫M100芯片采用5nm车规级工艺，单芯片算力达1280 TOPS，搭载8通道LPDDR5X内存，峰值带宽273GB/s，于2026年5月实现量产上车，首发搭载于全新理想L9 Livis车型；理想汽车将其称为“全球首款量产的动态数据流AI芯片”，实际运行效率超过82%，目前已随全新理想L9、L8等车型量产交付。原文未说明本次融资的具体原因。
HD Hyundai Electric于10月16日表示，其于前一天在韩国京畿道城南市的HD Hyundai全球研发中心与LG CNS签署了谅解备忘录（MOU），就数据中心电力基础设施和智能工厂开发展开合作。双方将建立系统，以整体包形式供应AI数据中心所需的电力设备和配电设施，并将共同寻找商机、争取韩国国内及海外的数据中心电力基础设施项目合同。双方还考虑将LG CNS的AI、云和数据分析技术整合到HD Hyundai Electric的电力监控平台中。在制造方面，合作将聚焦HD Hyundai Electric清州配送园区（Cheongju Distribution Campus）的生产和物流自动化，HD Hyundai Electric提供制造现场数据，LG CNS应用其制造AI及工艺和物流自动化技术。合作尚属签署MOU阶段，属于计划性合作，具体合同和落地尚未实现。
Gaonchips于10月15日宣布加入Arm Total Design for Physical AI，成为首家参与该倡议的韩国设计解决方案提供商，作为技术合作伙伴支持Arm-based半导体在物理AI应用中的实施，并将通过硅到系统的合作提供从芯片设计到系统实施的全过程支持。原文未说明原因。
据韩国ZDNet援引业内人士，三星电子正考虑为OLED版Galaxy手机的显示驱动芯片（DDI）增加第二家代工供应商，以降低对台湾联电（UMC）的依赖，并可能从2027年底起在部分中低端Galaxy A系列手机中采用格芯（GF）生产的DDI。目前相关芯片由三星系统LSI部门设计、全部交由UMC以22纳米制程代工；三星据称正评估让GF使用22纳米或28纳米制程代工，候选产能涉及新加坡和德国工厂，但具体设计导入、验证及量产安排尚未公布，三星和GF也未正式确认合作，2027年底的时间点仅为业内预计。报道称此调整与存储器需求旺盛带动成熟制程产能吃紧有关：三星7月推出Galaxy Z Fold8后市场需求高于预期，曾要求UMC加急生产，但UMC的22纳米产线已接近满载，三星因此将原定9月Fold8零部件生产计划中的约10%顺延至10月，并据称动用了原本留给下一代产品开发的部分DDI库存。此次调整针对OLED Galaxy手机DDI的晶圆制造，并不意味着三星将把自家芯片设计业务或全部手机处理器转交给GF。
KeyBanc近期亚洲调研的相关转述消息称，英特尔代工服务已取得多家科技公司的项目进展，涉及博通、Google、苹果、AMD、微软和英伟达，项目包括为博通制造网络交换芯片、为Google和微软生产服务器CPU、为苹果制造A系列与M系列处理器、为AMD生产客户端处理器计算模块，以及为英伟达Rubin游戏显卡代工芯片；亚马逊AWS、Anthropic和SpaceX/Tesla旗下Terafab据称仍在评估英特尔14A与18A-P工艺。报道明确指出，客户名单及合同状态尚未得到英特尔或相关公司公开确认，且未披露签约范围、具体制程、投片时间或采购数量，不宜视为已确认的量产订单。KeyBanc估算：苹果项目可能涉及约60万片晶圆，潜在收入150亿至200亿美元；Anthropic定制ASIC项目可能达500万至1000万颗，若计入先进封装，潜在收入或为400亿至800亿美元；英特尔EMIB-T先进封装或为Google TPU项目带来约120亿至150亿美元收入，EMIB-M也可能参与亚马逊Trainium 3及微软Cobalt 400相关项目，均为分析师估算而非已披露合同金额或实际营收。背景方面，英特尔称18A工艺已进入自有产品量产阶段，18A-P于2026年上半年进入风险试产，且在相同功耗下性能较18A提高约9%或在相同性能下功耗降低约18%；14A风险试产目标为2027年下半年，内部产品计划2028年进入高量产爬坡，相较18A在相同功耗下可提升15%至20%性能或在相同性能下降低25%至35%功耗、密度最高提升约30%，这些为厂商制程目标数据，未经第三方客户产品验证。原文未说明原因为该消息属未证实的分析师转述。
西门子宣布与英伟达(NVIDIA)在计算光刻领域的合作取得重大进展:通过将NVIDIA cuLitho(CUDA-X GPU加速计算光刻库)集成到Calibre制造软件中,为全芯片光学邻近校正(OPC)工作负载提供最高12倍的加速,并为关键光刻仿真工作负载提供至少10倍的加速;经核实工程数据支持的仿真加速范围为至少10倍至17倍。该合作使制造商能够使用逆向光刻技术(ILT)等最先进的计算光刻方法,对高数值孔径极紫外(High-NA EUV)光刻的掩膜版进行实用的全芯片优化,以应对AI计算与存储器件领先级图形化在运行时间和复杂度方面的关键挑战。西门子称这有助于减少仿真运行时间、更早发现光刻热点、在流片前提升工艺裕度,并支持新AI芯片的部署。原文未说明此次合作对具体价格或供需的影响。
IBM与西门子宣布开展联合研究，推进IBM今年公布的NanoStack晶体管架构，重点开发新一代芯片设计、仿真与制造所需的工具和工艺；IBM负责半导体器件技术，西门子贡献电子设计自动化、工艺模拟、光刻优化及先进制造软件能力。NanoStack把传统并排排布的晶体管改为垂直堆叠并让不同层错位排列，IBM称其为业界已知首种基于纳米片的三维晶体管设计。IBM今年6月公布其7埃米级（0.7纳米）技术研究成果，称在指甲大小的芯片上可集成近1000亿个晶体管，密度约为其2纳米芯片的两倍；据IBM论文估算，与其2纳米节点相比最高可带来约50%的性能提升，或在性能相当时降低约70%的能耗；另有研究显示NanoStack架构可使SRAM面积缩小约40%——这些均属IBM对研究技术的测算和预测，不是已量产产品的实测表现。IBM表示已通过超薄介电键合、双沟道工程及可正常切换的CMOS反相器等实验验证NanoStack具备实际制造和运算可行性，但量产仍需解决晶圆键合与对准、层间散热、微细布线、背面供电及三维检测等问题；IBM曾称最早可能在未来五年内推进至生产阶段。此次合作公告未公布具体开发时间表、投资金额或商业量产客户，重点在于建立工具链而非宣布新芯片投产。
IBM(纽约证券交易所代码:IBM)与西门子今日宣布开展新研究合作,旨在推进IBM今年早些时候发布的纳米堆叠(nanostack)晶体管架构。该合作将结合IBM在半导体器件创新方面的领先地位与西门子在电子设计自动化(EDA)、工艺仿真、光刻优化和先进制造软件方面的专业知识,以加速nanostack的开发。据原文,nanostack是业界已知首个三维纳米片(nanosheet)设计,通过垂直堆叠和交错排列晶体管在芯片上容纳更多晶体管,在当前7埃(angstrom)节点上于指甲大小的空间内实现近1000亿个晶体管;该设计还可在每个堆叠层内使用不同材料组合,独立优化每个晶体管的性能和能效,为能效、性能和SRAM缩放带来提升。此为合作研究宣布,属计划阶段,原文未说明原因。
应用材料联合台积电、英特尔等五大厂商在加州建立耗资50亿美元的EPIC研发中心。该中心整合材料、设备与工艺研发，旨在加速先进半导体技术商业化，特别是AI领域。
长期利好半导体设备与材料需求，但短期对现货价格无直接影响。
爆款新品里，到底装了谁的芯片？拆开，一颗一颗给你看。
全部拆解| Analog | $0.68 | −5.9% |
|---|---|---|
| 连接器 | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%异常波动 |
| MLCC | $0.01 | +54.0%异常波动 |
| MOSFET | $0.12 | −82.8%异常波动 |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | 暂无 |