高通在与Arm诉讼中赢得关键主张，但判赔总额仅为2美元
高通在与Arm的知识产权诉讼中赢得关键主张，法院判定的赔偿总额仅为2美元。原文说明该判决是两家芯片巨头之间长达四年知识产权纠纷的最新一章；这一结果维护了高通的自研处理器，同时给Arm带来财务压力。原文未说明判决对未来许可条款或产品供应的具体影响。
- Related manufacturers
- Qualcomm, Arm
- Impact score
- 20 / 100, low impact
高通在与Arm的知识产权诉讼中赢得关键主张，法院判定的赔偿总额仅为2美元。原文说明该判决是两家芯片巨头之间长达四年知识产权纠纷的最新一章；这一结果维护了高通的自研处理器，同时给Arm带来财务压力。原文未说明判决对未来许可条款或产品供应的具体影响。
据西门子于2026年10月14日宣布，其与英伟达推进合作，将英伟达cuLitho库与西门子Calibre制造软件集成，旨在使复杂的光掩模优化在全芯片规模上切实可行。据西门子称，该集成可使全芯片光学校近校正（OPC）工作负载速度提升至多12倍；西门子另引用针对选定工作负载至少10倍至17倍的仿真加速。这些测量针对特定计算任务，并不等同于整个芯片制造流程的等效加速，也不保证对每个客户配置都有相同改进。开发动因是工程师设计的图形不会自动精确印到硅片上：在极小尺寸下，衍射等物理效应会扭曲投影图像，而计算光刻可预测这些效应并调整光掩模几何形状。西门子将转向高数值孔径极紫外光刻（High-NA EUV）视为一大挑战。西门子还表示，加速可将漫长的周转时间从数周缩短至数天，并可能降低能耗和计算基础设施占用；其意义取决于在扩大有用优化规模的同时保持精度。
瑞萨电子近日发布了基于Gen 4+技术的650-V、20-mΩ d-mode GaN FET，采用8×8 mm双面散热（DSC）PQFN封装，型号为TP65H020G4PLSGBD，目前已向AI数据中心OEM和ODM送样，量产计划于2027年中。据瑞萨称，Gen 4+相较Gen 4通过单元设计和比导通电阻的渐进式改进，实现更低的RDS(on)、更小的尺寸、更低的栅极电容（CGS、CGD）和输出电容（Coss）；Gen 6预计要到2027年才提供样品。该器件为d-mode，与LV硅MOSFET配对使用。封装支持顶面、底面或双面散热，当前支持20-mΩ器件，未来10–15-mΩ器件或可单冷板散热。相比TOLT封装，DSC PQFN在x-y轴封装面积减少约57%至60%，高度约1 mm（对比TOLT的2.35 mm，表格中为2.3 mm），热阻抗低9%至10%（0.36 °C/W对比0.4 °C/W），四开关功率级PCB面积可减少约15%至25%。在6-kW、800 V转48 V、运行于650 kHz至1 MHz的IBC演示板风冷测试中，DSC全负载效率提升0.14%，相当于6-kW转换器中约10+ W的额外功率；测试未使用液冷，下一步将进行液冷测试。DSC 8×8（含650-V GaN）应用于初级侧，每个模块仅承受约400 V，两个模块串联以适应800 V总线。DSC封装技术的主要应用是初级侧800 V DC转换为48 V、12 V和6 V的中间总线转换器（IBC）。针对800 V转6 V输出电流超过3,000 A的情况，瑞萨正与EPC合作推进LV GaN的DSC封装选项。瑞萨在10月12日至15日于加州圣何塞举行的OCP全球峰会上展示了该器件，作为其800-V电源解决方案的一部分。
据泄露消息（来源为知名爆料者Jaykihn），英特尔正准备推出基于Nova Lake硅片的Xeon E系列处理器，将仅有两种版本：仅大核P-Core或仅能效核E-Core的SKU，不会提供同时包含P-Core与E-Core的混合SKU，混合设计将保留给常规的Nova Lake-S桌面处理器。P-Core only产品线据报将包含5种配置，分别为4、6、8、12和16个P-Core；E-Core产品线稍小，包含4种SKU，分别为4、8、16和32个E-Core；在产品线顶端，买家可在16 P-Core设计与32 E-Core配置之间选择。新Xeon E设计将采用W980芯片组平台，支持原生DDR5 ECC内存、最多48条PCIe通道（其中12条PCIe 5.0与12条PCIe 4.0来自芯片组）、Intel vPro技术；DMI 5.0 x4使DMI芯片组总线带宽达每方向128 Gbps；CPU提供两个40 Gbps的USB4或Thunderbolt 4端口；来自处理器的PCIe 5.0 x16 PEG插槽可借助lane switch分割为x8/x8等组合；两个CPU直连M.2 NVMe插槽均可配置为Gen 5。该消息为泄露信息，属计划中的产品路线图，原文未说明原因，无价格或供应数据。
据市场消息，英伟达已要求三星电子、SK海力士和美光科技为其生产NVHBM（英伟达的定制HBM技术，HBM即高带宽内存），其中基底裸片（BaseDie）采用台积电3nm制程，核心裸片（CoreDie）则采用第六代DRAM（动态随机存取存储器）技术，消息称三星电子已决定接受英伟达的技术要求。该消息的真实性尚属传闻层面：10月19日，三星电子回应称，公司不对涉及客户的事项发表评论。原文未说明原因。
立昂微公告预计2026年前三季度归属于上市公司股东的净利润为1.74亿元左右，同比扭亏为盈；预计归属于上市公司股东的扣除非经常性损益的净利润为1.33亿元左右，同比扭亏为盈。公司称半导体硅片板块盈利能力大幅改善，主要受益于产品结构升级、产销规模扩张及产品销售单价上涨等。上述数据为公司预计的业绩预告，并非已实现结果。
显示贴合设备制造商Shindo Eng Lab于当地时间10月15日在旧金山SEMICON West 2026上公布了一种芯片封装架构，将图形处理器（GPU）与高带宽存储器（HBM）垂直堆叠，中间夹一层约200微米厚的玻璃陶瓷中介层。该架构中GPU位于中介层上方、HBM位于下方，两者通过中介层中的垂直导电通孔连接；液冷模块分别置于GPU上方和HBM下方以相反方向散热；电力由底部印刷电路板（PCB）经金属柱输送至中介层并分配给两颗芯片。原文指出，当前AI半导体封装采用将GPU与HBM并排放置在硅中介层上的2.5D架构，垂直堆叠会缩短芯片间距离，但带来热量集中和热胀冷缩导致翘曲等挑战；Shindo声称其可调整热膨胀特性的玻璃陶瓷中介层结合两侧冷却可缓解这些问题。形成垂直导电通孔的技术为透过玻璃陶瓷通孔（TGCV），公司于9月发布，该工艺在玻璃陶瓷基板上用光刻同时形成孔洞图案并以铜填充；Shindo最初将TGCV作为倒装芯片球栅阵列（FC-BGA）基板中有机核心的潜在替代品提出。Shindo主要为显示面板与盖板玻璃贴合提供层压和真空贴合设备，此前无半导体基板业务经验。该公司已为该架构提交专利申请，并正与约10家公司进行技术讨论，已向其中部分公司提供样品；尚未披露其打算直接制造并销售中介层还是供应设备。Shindo一位官员表示，最终目标是实现以TGCV为基础技术、垂直集成GPU与HBM的3D架构，并计划将该结构提交给委外封测（OSAT）公司讨论潜在应用。该架构尚属提案阶段，未见量产或商业化实现。
Infineon 在 SEDEX 2026（于 2026 年 10 月 16 日在韩国首尔 COEX 举行）上推出其面向人形机器人手部的半导体解决方案，重点是微控制器（MCU）、功率半导体和触觉传感器，并展示了配备 MCU、氮化镓（GaN）功率半导体及功率/位置传感器的驱动板，可驱动最高 1.2 千瓦的电机，尺寸约 66 毫米。
据IT之家10月19日消息，韩媒MTN当地时间16日报道称，三星电子计划2027年全面进军硅光子学(SiPh)领域：首先利用12英寸技术为客户代工光子集成电路(PIC)，后续再扩展到PIC-EIC整合与光封装领域。报道称台积电目前在硅光子学晶圆代工领域处于优势位置，已获得一系列开发成果；三星电子内部人士认为双方差距在于市场份额而不是技术本身，三星将以从存储到逻辑到封装的全栈解决方案与台积电竞争。三星电子还在考虑对硅光子学相关公司进行合并和收购以推进自身技术发展。上述计划与并购考虑均处于筹划阶段，尚未证实落地。
原文为背景性描述：全球碳化硅（SiC）市场正处于工业规模化的关键节点，其驱动因素为汽车、AI数据中心和可再生能源领域需求上升。原文未给出任何价格、产能、企业、日期或具体事件，未说明原因，也未涉及任何计划、政策或交易事件。
英伟达要求三星、美光和海力士使用台积电3纳米节点制造的基die用于其定制NVHBM，原因是标准化；三星和美光已确认同意该请求，预计2027年量产；海力士已使用台积电12纳米工艺生产HBM4基die；三星亦在验证其2纳米工艺作为备用；三星将继续为不想采用NVHBM的客户生产标准HBM。NVHBM相比标准HBM4E可提供最高30.%更高带宽和15%更低功耗。
英特尔在开放计算项目全球峰会上公布面向AI推理的GPU D系列，代号Crescent Island，产品页面称为D270。该加速卡最高可配置480GB LPDDR5X显存，但英特尔品牌PCIe卡配置为160GB LPDDR5X，设计允许ODM合作伙伴推出最高480GB的定制卡，480GB为系列支持的上限而非每张卡的实际容量。英特尔称单卡可承载最多3000亿参数的模型，八卡系统可运行参数量超过1万亿的模型，主打长上下文和多路并发推理。其他指标包括最高1.5TB/s显存带宽、FP8格式下1.3 petaflops算力、350W功耗上限，采用Xe3P架构，支持标准PCIe形态和风冷设计。该系列已进入客户送样阶段，但尚未公布一般上市日期或公开售价。
日本理化学研究所（RIKEN）及其合作团队在硅自旋量子比特并行控制方面取得实验进展，相关研究于2026年10月15日发表于《自然·物理》（Nature Physics），论文题为《硅自旋量子比特阵列中的高保真度单量子比特门并行操作》。研究团队使用包含五个硅自旋量子比特的实验装置，通过一条共享微波控制线路进行控制：经优化的器件设计和精细校准后，五个量子比特分别单独进行单量子比特操作时量子门保真度均超过99.99%，其中最好者接近99.999%；在最多三个量子比特同时操作时保真度维持在99.99%以上；五个量子比特全部同时运行时保真度约为99.9%。研究人员发现，并行操作时精度下降的一个重要原因是微波信号引起的量子态相位偏移，即交流斯塔克位移（AC Stark shift），并开发了基于量子比特两两校准的方案来补偿部分误差；剩余误差的一项重要来源被团队认为是驱动诱导退相干（drive-induced decoherence），仅靠相位补偿无法完全解决。研究人员指出，该实验仅在五个量子比特装置上验证，并不意味着已构建实用规模的量子计算机；该成果被视为利用现有半导体制造技术构建更大规模硅基量子处理器的重要一步，长期目标是实现基于硅自旋量子比特的容错量子计算机。
韩国ASIC设计解决方案提供商ASICLAND在SEDEX 2026上展示了其自有的AxHub AI芯片设计与验证平台，并表示计划加速定制芯片开发，通过其台湾研发中心强化先进制程与封装能力。原文未说明原因之外的具体动因细节，且未给出任何价格或数字。公司同时披露，存储控制器项目仍为其主要收入来源，支撑其向AI芯片量产及海外市场拓展的计划。上述扩张与量产计划均为公司的意向/规划，尚非已实现的成果。
快科技10月19日消息，REDMI K100已官宣10月27日发布，官方确认新机搭载骁龙8至尊版旗舰芯片，并首次加入游戏独显D2，形成"狂暴双芯"组合。骁龙8至尊版是高通首款采用自研Oryon CPU架构、台积电3nm工艺的旗舰平台，配2颗超大核与6颗性能核、Adreno 830 GPU；游戏独显D2为REDMI此前在至尊版机型上采用的定制独显芯片，承担硬件级画面超分与超帧补帧任务。官方确认屏幕升级为165Hz高刷电竞直屏。根据爆料（非官方确认），该机将升级为6.9英寸大屏直屏方案，搭载超级像素屏幕技术，内置10000mAh级硅碳负极电池（小米手机史上最大电池）并支持100W有线快充。官方已公布新机外观，推出与Pro同款的流萤绿配色，背部右侧有Bose调音标识。原文未说明原因（无价格/供应相关事件）。
英飞凌根据一项扩大并延长的长期供应协议，从Wolfspeed获得8英寸碳化硅(SiC)晶圆供应。该协议使这家德国芯片制造商为其SiC晶圆厂转换所需的更大尺寸衬底获得了另一个供应来源；对这家美国材料供应商而言，该协议意味着一家顶级客户在其财务重组约一年后作出的采购承诺。
据《首尔经济日报》10月18日援引业内消息人士的报道，三星电子在内部评估后已同意使用台积电3nm工艺为NVHBM（英伟达下一代定制HBM）生产基底裸片（base die）。报道称，这将是两家公司首次在HBM制造阶段展开合作。报道指出，英伟达的定制内存设计正在将HBM制造的部分控制权从内存厂商转移至其最大客户，并将其中一部分工作导向台积电。该内容为媒体报道，援引业内消息人士，合作实际落地情况有待确认。
快科技10月19日消息，在2026年OCP全球峰会上，英特尔分享其硅光子愿景并提出“金锤子”战略：宣称自己是唯一能够以300毫米磷化铟（InP）硅光子技术大规模服务整个行业的高量产晶圆厂，这些300毫米晶圆将承载面向高性能计算（HPC）和人工智能（AI）领域未来NPO与CPO功能所需的尖端硅材料。数据中心系统与解决方案副总裁尼克·杜贝称硅光子为下一代系统的“金锤子”，并表示关于硅光子成为行业标准的讨论已持续一段时间，英特尔及其团队正夜以继日地工作，力求在未来几年内将其变为现实——此为愿景与计划，尚未实现。原文给出的原因是：行业在传输距离、带宽密度和每比特能耗方面正触及极限，而硅光子能够同时解决这些问题。英特尔还表示拥有可构建可靠硅光子平台的集成工具（如集成激光器，可实现无需维护的集成光源），并将推动外部光源社区标准以提供美国晶圆厂制造的多波长光源；预计将显著降低所有数据传输的每比特能耗，估计光子学系统可使其降至每比特5皮焦耳以下；并认为硅光子将开辟一类新系统，在机架、节点和系统规模上实现更大灵活性与更好能效。上述均为英特尔的宣示与预期，不构成已实现的结果。
据Wccftech对英伟达Vera团队采访时披露（2026年10月19日报道），英伟达为其Vera CPU选择了单片式（monolithic）计算裸片，而非主要x86竞争对手所采用的chiplet架构；Vera还配备定制LPDDR5X内存子系统和英伟达第二代Scalable Coherent Fabric。原因方面，报道解释称与传统云端工作负载优先考虑高核心数和吞吐量不同，agentic AI需要强大的单线程性能、高内存带宽和低延迟，以快速执行顺序任务并保持GPU高利用率。单片式设计使CPU核心无需跨越chiplet之间边界即可通信，降低数据移动延迟。英伟达称Vera提供3.4 TB/s的双向（bisection）带宽，为其对比中领先的x86处理器的三倍；Vera性能为前代Grace的1.5倍；对于Python脚本和代码编译等顺序任务型agentic工作负载，公司宣称最高达领先x86处理器的2倍性能，几何平均基础上为1.6倍优势。Vera还引入Spatial Multithreading技术。英伟达最初主要将Grace CPU定位为GPU系统的主机处理器，但报道指出agentic AI和强化学习需求的增长促使其转向独立Vera CPU机架。另据中央社报道，英伟达个人计算高级副总裁Jeff Fisher在台湾接受采访时否认将停产旗舰GeForce RTX 5090显卡的传闻，称其不属实，并表示RTX 5090仍是英伟达将持续供应的关键产品；他承认供应紧张正影响整个全球行业而非仅英伟达，但称公司正尽一切可能将产品推向市场。TechPowerUp补充称，RTX 5090在其1,999美元的建议零售价（MSRP）附近仍难觅货，亚马逊和Newegg上的部分 listings 超过8,000美元。
据Seoul Economic Daily报道（ZDNet曾在9月报道三星为定制HBM采取双轨策略，同时利用自家代工和竞争对手台积电），NVIDIA已要求三星、SK hynix和美光在其于8月发布的NVHBM基底层中采用台积电3nm工艺。据称三星设备解决方案（DS）部门经内部评估后同意了这一要求。报道给出的原因是：NVIDIA推动供应商间生产标准化以确保HBM性能一致并简化产品验证；此外行业估计台积电3nm良率超过90%，而三星代工2nm（SF2）工艺良率约为60%。NVHBM的定制基底层集成了传统上由GPU承载的内存控制器；据NVIDIA称，相比标准HBM4E，该技术提供最多30%的更高内存带宽、15%的更低HBM功耗和25%的更多XPU计算裸片面积。该合作并非全新：据Seoul Economic Daily，三星和台积电四年前首次合作以确保HBM与台积电GPU封装工艺兼容，此次是首次延伸至HBM制造。三星仍保留自有代工选项：由于台积电3nm产能面临AI加速器和智能手机芯片的竞争需求，三星正在2nm工艺上验证NVHBM基底层生产，作为台积电产能受限时的潜在替代方案。台积电在10月15日的财报电话会议上提示3nm产能紧张，该节点占第三季度晶圆销售额的33%，为其所有工艺节点中最大份额；据Economic Daily News，董事长兼CEO魏哲家宣布在台南再建一座3nm晶圆厂的计划（叠加亚利桑那、日本熊本和台湾南部科学园区的现有扩建项目），新厂定于2028年上半年开始量产。三星还继续为标准HBM产品线自制基底层：今年早些时候进入量产的HBM4和正在进行生产验证的HBM4E均使用三星代工4nm工艺制造基底层，其核心裸片在其华城和平泽园区的1c DRAM产线上制造；三星计划对供应其他客户（包括AMD）的定制HBM保持基底层turnkey生产方式。