JEDEC定硅光标准,TSMC量产200Gbps调制器
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
- Related manufacturers
- JEDEC, TSMC, Samsung Electronics, MAtek
- Impact score
- 10 / 100, low impact
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
一款未发布的AMD Ryzen 9 5900X3D工程样机现身,L3缓存增至128MB。该样机采用单CCD布局,运行频率达4.7GHz,需特定BIOS支持。
此为研发阶段信息,对当前现货市场无直接影响。
AMD在Linux驱动中增加GDDR7支持,确认RDNA 5架构开发。此次更新涉及IH 8.0、NBIF 7.10等新IP模块,但未提及具体产品发布时间。
虽为技术预研,但预示未来GPU及高带宽内存需求预期。
文章提出工程状态连续性是半导体研发的关键。作者强调从设计到量产的各阶段需保持紧密关联。
该理论探讨对当前现货价格或产能无直接影响。
新加坡国立大学发布CHIPSMORE,集成异构内存Chiplet与CIM技术以加速LLM推理。该方案支持基础模式与LoRA模式,旨在提升多请求处理效率。
目前处于学术研究阶段,尚未量产,对现货市场供需无直接影响。
Siemens EDA在DAC 2026更新Questa One,引入AI驱动的验证和更快的引擎。该工具旨在提高SoC和3D IC设计的生产力,并集成Tessent DFT以缩短仿真时间。
(中性):该更新提高了设计效率,但尚未改变芯片的现货价格或供应基本面。
CEA-Leti发布3D堆叠与Chiplet路线图以应对AI瓶颈。鉴于AI算力受限于内存墙与功耗,该机构提出新架构方案。
先进封装技术长期发展。
TSMC面板级封装CoPoS与Intel EMIB技术对比,前者旨在提升AI加速器面积利用率,后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器,但电气性能与良率数据尚不明确;EMIB已量产多年。
两者在电气性能与制造工艺上存在不同权衡,影响未来高带宽内存封装方案选择。
CPO技术需从器件设计转向全电光路径实现,封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升,单纯提升光器件性能已不足以支撑系统级集成。
CPO产业链设计工具与封装工艺的协同演进。
文章提出AI封装将引入垂直系统电磁走廊,利用玻璃基板与TGV实现垂直信号与电源传输。随着带宽与功率密度提升,异构集成架构正从平面转向立体。
长期利好玻璃基板与先进封装产业链的技术升级预期。
Intel与Synopsys合作推进EMIB设计方法论,旨在解决多芯片集成带来的设计复杂性。随着芯片数量增加,信号完整性与电源完整性成为关键挑战,协同设计工具可优化性能。
该技术趋势将推动先进封装市场发展,但短期内对现货价格无直接影响。
Athos初创公司放弃多供应商Chiplet路线图,转而采用自研设计。此举旨在确保安全性、可扩展性和具有竞争力的定价。这对当前供应链交易影响中性,属于长期技术趋势。
硅基光子企业灵动芯光完成数千万元天使++轮融资,由磐霖资本领投。资金将聚焦于芯片间光互联核心技术研发,重点推进多波长密波光源与光I/O小芯粒。
此为早期研发进展,对现有电子元件供需及价格无直接影响。
将氮化镓晶体管与硅基数字电路结合,在功率芯粒上构建复杂计算功能。该技术突破标志着功率电子与芯片设计融合的新方向。
目前尚未对现货价格产生直接影响。
NXP扩大使用Arteris NoC IP以支持复杂边缘AI架构。随着异构计算平台需求增长,片上互连架构成为设计关键。
无直接供需影响。
Alchip宣布其2nm ASIC设计平台取得进展,并完成测试芯片流片,验证了其先进芯粒集成方法。此举旨在为AI/HPC客户提供下一代芯片设计服务,属于长期技术研发。
此为远期技术里程碑,对当前元器件供应、价格及交易决策无直接影响。
文章探讨多芯片系统高速接口的自动化布线技术,重点分析HBM与UCIe标准下的布线挑战。随着信号密度增加,自动化布线成为解决信号完整性与路由拥堵的关键。
技术趋势,无直接供需影响。
文章详述了在多芯片系统中,HBM和UCIe等高速裸片间互连布线复杂性激增,推动自动化设计工具需求。内容聚焦EDA设计流程与技术挑战,未涉及供应链、产能或价格变动。
/利多:无直接交易影响,属行业技术背景信息。
联电与HyperLight合作,计划年底前量产薄膜铌酸锂芯片,目标应用于AI数据中心及光通信。该技术相比主流硅光方案在带宽和能效上具备潜力,但目前仍处于研发与产能建设阶段。
此为长期技术进展,对现有电子元件供应链、价格及短期交易无直接影响。
联华电子与HyperLight合作,将在6英寸及8英寸晶圆上量产TFLN(薄膜铌酸锂)小芯片,目标应用于1.6T数据中心带宽。此举旨在应对AI基础设施对高速光互连的需求,以突破传统铜互连的物理极限。
此为长期技术研发进展,对现有电子元件供需及价格无直接影响。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |