Wiwynn与GUC展示CPO集成系统
Wiwynn、Ayar Labs与GUC将于2026 OCP峰会展示集成计算系统。此举标志着三方在CPO(光电共封装)技术路线上的战略合作里程碑。
CPO技术长期发展,短期无供需或价格波动影响。
- Related manufacturers
- Wiwynn Corporation, Global Unichip Corp, Ayar Labs
- Impact score
- 10 / 100, low impact
Wiwynn、Ayar Labs与GUC将于2026 OCP峰会展示集成计算系统。此举标志着三方在CPO(光电共封装)技术路线上的战略合作里程碑。
CPO技术长期发展,短期无供需或价格波动影响。
Lumentum、Astera Labs和Corning在OCP峰会演示1060nm VCSEL光互联技术,专为AI机架级架构设计。该技术结合了Astera Labs的智能交换机和Corning的多模光纤。
新光互连技术验证将推动未来AI服务器对高速光模块的需求。
行业正向30GHz以上的毫米波频段及波导技术转移以克服信号损耗。传统互连技术在高频下失效,工程师需重新设计信号路径。
GaN 与 GaAs 在射频领域的替代趋势。
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
JEDEC发布硅光子学可靠性标准。该标准定义了高速网络组件的资格认证、组装及制造控制。
长期技术发展。
JEDEC发布首个硅光可靠性标准JESD264,规范调制器与波导测试。该标准填补光学测试空白,解决多芯片模块的热应力与对准问题。
(技术标准化推动行业应用,短期供需无显著变化)。
Altman支持的初创公司Volantis计划利用光子中介层将AI加速器内存带宽提升至240 TB/s,容量达10 TB。该技术通过光波导替代电气互连,突破传统GPU受限于芯片边缘的容量瓶颈。
技术概念,短期无供需影响。
AMD发现代号100-000000652的工程样品,拥有12核24线程及32MB+96MB L3缓存,属于Zen 3 Vermeer架构。该产品为内部探索型号,最终未量产。
无。
UCIe 3.0标准统一了封装内die-to-die通信,使PCIe 8.0流量能无缝跨越chiplet边界。
技术标准升级对短期现货价格无直接影响。
AMD在Linux驱动中增加GDDR7支持,确认RDNA 5架构开发。此次更新涉及IH 8.0、NBIF 7.10等新IP模块,但未提及具体产品发布时间。
虽为技术预研,但预示未来GPU及高带宽内存需求预期。
北京大学研究人员发布BEOL互连堆栈热导率建模框架。先进节点需结构感知建模。
无现货价格影响。
密歇根大学推出Fengshui框架优化芯粒组合与ASIC设计。该框架旨在降低AI加速器的能耗与设计成本。
长期技术趋势。
UTS、TU Munich和上海科技大学联合发布IC-ThermBench基准测试,包含5万份2.5D芯片热数据。该研究旨在为2.5D/3D-IC的热学习提供通用化评估标准。
这是纯技术层面的研发进展,不涉及产能、价格或供需变动。
新加坡国立大学发布CHIPSMORE,集成异构内存Chiplet与CIM技术以加速LLM推理。该方案支持基础模式与LoRA模式,旨在提升多请求处理效率。
目前处于学术研究阶段,尚未量产,对现货市场供需无直接影响。
Marvell扩内存去聚合策略以缓解AI基础设施瓶颈。该方案利用CXL、SSD及光互连技术解决内存限制。
技术趋势,暂无具体供需数据。
压接连接器向AI及工业领域扩张,采用CuNiSi等合金材料。该技术提供免焊接组装方案,支持高集成度与功率密度。
关注高密度连接器及铜合金材料需求,但无具体价格或产能变动数据。
英特尔18A-P工艺通过Power Boost和应变工程,将RibbonFET和PowerVia性能提升至第一代以上,功耗降低18%,开关速度提升12%。该工艺在保持设计兼容性的前提下,通过优化接触电阻和互连层,实现了更高的晶体管驱动电流。
该技术升级将增强英特尔代工服务的长期竞争力,但短期内对现货市场价格无直接影响。
乔治亚理工研究显示,采用铁电调谐技术可解决LLM训练中光互连的调谐停滞问题,实现2.7倍加速。该研究针对混合专家模型训练中的通信瓶颈进行了跨层分析,提出基于铁电材料的缓解方案。
关注:此技术突破有望缓解算力基础设施瓶颈,长期利好铁电材料及先进光互连产业链。
先进节点时钟网络设计正从单纯的时序收敛转向更复杂的电气分析。随着电压降低和互连效应增加,简单的时序收敛已不足以应对5nm、3nm及以下工艺的挑战。这对芯片设计中的抖动、占空比和电源噪声管理提出了更高要求。
HBM4将接口翻倍至2048,带宽目标2.8TB/s。文章对比HBM与DDR5,指出AI算力受限于内存墙,HBM通过堆叠提升性能。
HBM技术迭代加速,但制造成本和散热挑战增加。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |