ClockEdge探讨时钟网络仿真技术,优化30%芯片功耗
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术,旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%,且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设,从而优化PPA(性能、功耗、面积)目标。
- Related manufacturers
- ClockEdge
- Impact score
- 10 / 100, low impact
ClockEdge CTO Zakir Syed介绍其专用于半导体时钟网络的仿真技术,旨在解决复杂设计中保持晶体管级精度的难题。时钟分布网络通常占芯片总功耗的约30%,且电源噪声和波形失真会严重影响时序裕度。
该技术有助于工程师区分真实电气风险与保守假设,从而优化PPA(性能、功耗、面积)目标。
CXMT宣布采用4F²架构进军服务器DRAM市场,计划年底量产DDR5 RDIMM。该公司此前专注消费级内存,现瞄准三星和SK海力士主导的高端市场。
此举将加剧服务器DRAM市场竞争,长期可能对价格形成压力。
行业正向30GHz以上的毫米波频段及波导技术转移以克服信号损耗。传统互连技术在高频下失效,工程师需重新设计信号路径。
GaN 与 GaAs 在射频领域的替代趋势。
Marvell与Siemens EDA在TSMC OIP论坛展示3D IC CoWoS系统验证新方法,旨在解决先进封装中的ESD与可靠性挑战。
技术生态合作进展,对现货价格无直接影响。
Aerix等公司联合启动MOSAIC-5G项目,整合Antevia、AttoCore等组件,获Innovate UK资助310万英镑。旨在解决英国5G组件整合的工程复杂性,通过AI和信号处理技术提升效率。
该研发项目虽提升特定组件技术指标,但尚未对现货市场供需产生直接冲击。
Altman支持的初创公司Volantis计划利用光子中介层将AI加速器内存带宽提升至240 TB/s,容量达10 TB。该技术通过光波导替代电气互连,突破传统GPU受限于芯片边缘的容量瓶颈。
技术概念,短期无供需影响。
AMD在Linux驱动中增加GDDR7支持,确认RDNA 5架构开发。此次更新涉及IH 8.0、NBIF 7.10等新IP模块,但未提及具体产品发布时间。
虽为技术预研,但预示未来GPU及高带宽内存需求预期。
ChipAgents与ADI展示AI验证加速,Bug定位缩短至分钟级。面对芯片设计复杂度激增与工程人力不足的矛盾,Agentic AI通过多智能体系统优化验证流程。
该技术趋势主要提升研发效率,对短期供需与价格影响有限。
中科大与Origin Quantum团队在“悟空”超导量子计算机上实现QRAM相干量子路由系统,单路由器传输效率达98%。该技术利用超导量子比特辅助能级,将复杂控制操作转化为浅层深度电路,显著降低电路深度和错误率。
技术突破有助于量子计算架构扩展,但短期内对现有半导体现货价格及供需无直接冲击。
文章描述了一种单一软件控制内核的处理器架构,在一个执行流水线中处理矩阵、向量和标量代码。这是半导体工程报道的一种新型处理器技术趋势。
该技术有望推动未来处理器架构创新,但短期内对现货价格无直接影响。
文章提出工程状态连续性是半导体研发的关键。作者强调从设计到量产的各阶段需保持紧密关联。
该理论探讨对当前现货价格或产能无直接影响。
Arm推出物理AI通用语言以统一开发环境。此举旨在解决当前物理AI开发碎片化问题。对短期现货价格无直接影响。
PDF Solutions将于2026年10月举办CONNECT 2026,聚焦AI在半导体制造中的应用。Exensio Aurora平台旨在分析PB级数据,解决制造信息碎片化问题。
该会议展示了AI提升制造效率的潜力,但尚未对现货价格或供应产生直接影响。
Velaura公司宣称其技术可将AI算力功耗降低2X至4X。该技术主要针对算术计算单元,占XPU功耗的40%-70%。
随着算力成为AI瓶颈,能效提升有望刺激相关芯片需求。
Plessey采用yieldWerx平台管理单晶MicroLED晶圆的百亿级数据点,解决AR显示器的良率挑战。该系统通过空间分析处理海量缺陷检测数据。此技术案例展示了高密度显示制造中良率管理的复杂性,对短期现货价格无直接影响。
英特尔18A-P工艺通过Power Boost和应变工程,将RibbonFET和PowerVia性能提升至第一代以上,功耗降低18%,开关速度提升12%。该工艺在保持设计兼容性的前提下,通过优化接触电阻和互连层,实现了更高的晶体管驱动电流。
该技术升级将增强英特尔代工服务的长期竞争力,但短期内对现货市场价格无直接影响。
文章介绍了通过双触点架构和超低电阻触点来扩展18A节点,从而增加驱动电流并提升频率。该技术旨在匹配电容的同时实现更高性能,属于先进制程工艺的优化。
此技术细节属于研发背景信息,暂无明确的供需或价格影响。
Architect Labs在两周内完成了名为Redwood的AI加速器验证,该芯片专为边缘设备设计。尽管基于三星8nm工艺的模拟数据显示其性能优于Nvidia Jetson Orin Nano,但目前仍为FPGA原型。
先进节点时钟网络设计正从单纯的时序收敛转向更复杂的电气分析。随着电压降低和互连效应增加,简单的时序收敛已不足以应对5nm、3nm及以下工艺的挑战。这对芯片设计中的抖动、占空比和电源噪声管理提出了更高要求。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |