CXMT发力服务器DRAM，目标年底量产DDR5
CXMT宣布采用4F²架构进军服务器DRAM市场，计划年底量产DDR5 RDIMM。该公司此前专注消费级内存，现瞄准三星和SK海力士主导的高端市场。
关注
此举将加剧服务器DRAM市场竞争，长期可能对价格形成压力。
- Related manufacturers
- CXMT, Samsung Electronics, SK hynix
- Impact score
- 15 / 100, low impact
CXMT宣布采用4F²架构进军服务器DRAM市场，计划年底量产DDR5 RDIMM。该公司此前专注消费级内存，现瞄准三星和SK海力士主导的高端市场。
此举将加剧服务器DRAM市场竞争，长期可能对价格形成压力。
ETH Zürich等机构提出“Terracotta”可编程内存控制器以促进新DRAM技术。该技术旨在解决DRAM在性能、能效和鲁棒性方面的限制，支持在DRAM内计算。
长期技术演进但无短期供需影响。
Velaura公司宣称其技术可将AI算力功耗降低2X至4X。该技术主要针对算术计算单元，占XPU功耗的40%-70%。
随着算力成为AI瓶颈，能效提升有望刺激相关芯片需求。
三星计划于2028年率先在高NA EUV工艺下量产DRAM，为业界首创。TSMC也计划在2030年实现量产。
该技术路线图虽预示未来产能升级，但短期内对现货价格及供需无直接影响。
东北大学研究人员提出ROBBIN攻击，利用行锤击漏洞在推理期间注入后门。该技术通过特征化目标DRAM的位翻转模式来迭代选择DRAM。
DRAM安全风险，目前对供应链无直接影响。
HBM4将接口翻倍至2048，带宽目标2.8TB/s。文章对比HBM与DDR5，指出AI算力受限于内存墙，HBM通过堆叠提升性能。
HBM技术迭代加速，但制造成本和散热挑战增加。
三星zHBM散热降低50%且密度提升10倍，液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战，行业正加速转向CPO和STCO解决方案。
先进封装与液冷技术需求。
CXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。
技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
长鑫存储转向定制化3D DRAM技术以绕过HBM禁令。三星等韩企对大规模量产持谨慎态度。
尽管面临良率与成本挑战，此举为中国厂商打破技术封锁提供新路径。
第3部分详解CXL内存扩展器验证流程，涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
SK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师，并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈，SK海力士正与台积电推进HBM4及下一代架构研发。
（技术路线图更新，短期供需无直接影响）。
SK海力士开发CTI技术，将176层3D NAND干扰减少30%，保持力提升45%，单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题，公司转向缩小单元尺寸以增加容量。
技术突破为AI内存扩展铺平了道路，但尚未对现货价格产生直接影响。
三星计划2026年底量产CXL 3.2内存模块，SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈，两家厂商正开发CXL技术以扩展AI内存。
长期技术演进，对当前现货价格无直接冲击。
长鑫存储IPO文件显示，其研发投入占营收比例连续三年超过所有同行。尽管在多数竞争指标上仍落后于全球DRAM领导者，但这一数据凸显了其追赶战略。
长期竞争力，但当前现货市场供需无直接冲击，信号中性。
韩日研究人员提出V-Die与MOSAIC架构，将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟，MOSAIC则利用感应耦合提升30%容量与3倍热导率。
该技术目前仍处于原型阶段，对现货价格无直接影响。
JEDEC发布JESD330-4标准，定义SPHBM4接口，利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。
有机基板成本低于硅基板，有望降低HBM4模组成本并提升堆叠数量。
Intel计划开发XBM和ZAM以挑战HBM主导地位，目标2030年商业化。尽管面临生态系统壁垒，但并行开发表明其决心。
该技术趋势对当前供需无直接影响。
Georgia Tech研究人员推出“Open DRAM Model”以分析3D DRAM架构。该模型支持对6F2 BCAT、4F2 VCT及堆叠3D DRAM的电路级分析。
该技术为未来存储架构演进提供重要分析工具。
SambaNova混合计算平台结合H200与SN50 RDUs在MiniMax M2.7基准测试中达到763 tok/s。该架构通过分离预填充和解码任务，旨在延长老旧GPU机队的生命周期。
基准测试验证了SambaNova的技术，但尚未对标准组件的供应短缺或价格变动产生直接影响。
微星发布AM5主板BIOS，正式验证CXMT DDR5内存最高支持8200MT/s（双槽）及7200MT/s（四槽），此前频率上限约为6800MT/s。此举延续了年初针对Intel平台的优化策略。
CXMT DDR5的市场需求与品牌形象。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |