GMS发布MOSA兼容Thunderbolt™启用的Expansion™模块
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
- Related manufacturers
- General Micro Systems (GMS)
- Impact score
- 60 / 100, medium impact
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
瑞萨电子近日发布了基于Gen 4+技术的650-V、20-mΩ d-mode GaN FET，采用8×8 mm双面散热（DSC）PQFN封装，型号为TP65H020G4PLSGBD，目前已向AI数据中心OEM和ODM送样，量产计划于2027年中。据瑞萨称，Gen 4+相较Gen 4通过单元设计和比导通电阻的渐进式改进，实现更低的RDS(on)、更小的尺寸、更低的栅极电容（CGS、CGD）和输出电容（Coss）；Gen 6预计要到2027年才提供样品。该器件为d-mode，与LV硅MOSFET配对使用。封装支持顶面、底面或双面散热，当前支持20-mΩ器件，未来10–15-mΩ器件或可单冷板散热。相比TOLT封装，DSC PQFN在x-y轴封装面积减少约57%至60%，高度约1 mm（对比TOLT的2.35 mm，表格中为2.3 mm），热阻抗低9%至10%（0.36 °C/W对比0.4 °C/W），四开关功率级PCB面积可减少约15%至25%。在6-kW、800 V转48 V、运行于650 kHz至1 MHz的IBC演示板风冷测试中，DSC全负载效率提升0.14%，相当于6-kW转换器中约10+ W的额外功率；测试未使用液冷，下一步将进行液冷测试。DSC 8×8（含650-V GaN）应用于初级侧，每个模块仅承受约400 V，两个模块串联以适应800 V总线。DSC封装技术的主要应用是初级侧800 V DC转换为48 V、12 V和6 V的中间总线转换器（IBC）。针对800 V转6 V输出电流超过3,000 A的情况，瑞萨正与EPC合作推进LV GaN的DSC封装选项。瑞萨在10月12日至15日于加州圣何塞举行的OCP全球峰会上展示了该器件，作为其800-V电源解决方案的一部分。
据IT之家10月19日消息，任天堂近期在欧洲推出了支持便捷更换电池的新版 Switch 2，技术人员 modyfikatorcasper 拆解后发现，该机并未换用传闻中的夏普 LCD 面板，仍使用群创光电（Innolux）面板。除主板和电池仓设计外，新版变化较为有限：新机更换了风扇，可能对散热表现产生一定影响，但目前尚无证据表明其性能有明显改善；机身 RAM 内存容量仍为 12GB，只是内存供应商有所变化，玩家不太可能获得明显性能提升，此次改版的主要意义在于提升维修便利性。此外，有迹象显示任天堂可能将相应版本推向其他市场：型号为 BEE-001 (-01) 的机型已出现在美国联邦通信委员会（FCC）的相关记录中，暗示后续可能在美国市场贩售，但目前仅为迹象和暗示，并非已确认的销售计划。
数字相机市场在两年复苏后预计于2026年放缓,而运动相机和手持智能相机接棒成为下一批增长引擎。光学行业观察人士表示,消费者不再期待一台相机覆盖所有场景,而是为特定用途选择专用设备——这一转变使运动相机成为最明显的赢家。原文未给出具体厂商、型号或价格数据。
加州大学伯克利分校、三星电子和英特尔的研究人员发表了题为“Nanoelectromechanically Gated Gain Cell eDRAM”的研究论文。论文摘要节选指出，存储墙以及静态随机存取存储器（SRAM）缩放放缓重新引发了对增益单元嵌入式动态随机存取存储器（gain-cell eDRAM）的兴趣；增益单元虽可提供高密度和能效，但其保留时间（retention）有限。该文属于研究发布，为背景信息，原文未提及价格、产能或商业化安排。
据IT之家10月18日消息，山灵流媒体解码前级耳放一体机 SM50 今日正式开售，零售价2698元，首发价2598元。该机集网络串流、本地播放、蓝牙接收、USB DAC、数字解码、耳机放大及前级/线路输出于一体，搭载 ES9039Q2M DAC 芯片，配备3.5mm与4.4mm双耳机输出，3.5mm输出功率达182mW @32Ω，4.4mm平衡输出功率达700mW @32Ω，提供高低两档增益。接口方面支持串流、蓝牙、本地及NAS、USB DAC输入，USB/同轴数字输出，RCA/XLR模拟输出及有线LAN、双频WiFi；无线采用双天线方案，支持蓝牙5.2及LDAC、aptX、aptX HD、AAC、SBC编码和2.4GHz/5GHz双频WiFi。机身配4.5英寸1080×1920触控屏，尺寸188×205×53mm，重约1.7kg，有黑、银两色，铝合金外壳搭配玻璃面板。原文未说明原因（属新品发布事项，无价格涨跌或供需原因）。
原文指出，随着利率波动、债券收益率上升以及中国AI模型竞争加剧，市场关注点正从技术发展和基础设施扩张转向投资回报与长期偿债能力。原文同时称，AI行业持续吸引资本，但也必须证明其商业模式能够产生利润。原文未提及具体元器件、厂商或价格数据。
这是一篇关于FPGA原型验证的技术性文章，未涉及价格、产能或供需变化。文中引用2024年Wilson Research Group功能验证趋势报告的三次调研数据：2016至2024年间，'design error'作为ASIC功能缺陷根因的占比从75%降至60%，'changes in specification'从59%降至43%；而'incorrect or incomplete specification'从56%升至58%再到59%，基本持平且略有恶化（各数字为受访者勾选比例，允许多选，不合计100%）。文章主张FPGA原型验证可在规格定义阶段验证'是否在做正确的芯片'，并介绍S2C的Prodigy平台与PlayerPro工具链：100+块Prototype Ready子卡与参考设计、50+个Prototype Ready IP模块；Prodigy Logic System S8-100基于AMD Versal Premium VP1902，单核心模块约1亿ASIC门，两模块约2亿门，四模块约4亿门，2,212个XPIO（最高56Gbps）。公司层面：S2C深耕ASIC与SoC验证超过20年，拥有300多名员工、服务700多家客户、设7个全球分支机构，自2020年以来服务全球前25大半导体公司中的12家；S2C估计其总拥有成本比传统EDA供应商低30–50%。
pSemi高级产品营销经理Jason Ngai在Power Corner访谈中介绍ARC1C0608 LED背光驱动IC，该器件适用于单节（1S）锂离子笔记本，需将2.7至5.5 V输入升压至最高30 V的LCD背光电压。Ngai称现代SoC待机效率提升后，显示屏成为主要功耗来源，占总系统功耗最高约70%，且显示屏无法待机，只能调暗或关闭。他指出LED背光驱动为升压变换器，输入电压越低效率越差：典型1S LED驱动器效率约为中80至高80百分比区间，但在电池电压范围（满电约4.35 V，接近截止约3.2–3.6 V）内会降至中60至中70百分比。ARC1C0608采用升压加电荷泵的专有两级架构，可实现最高95%峰值效率，在大部分工作范围内效率为高80至90以上百分比；以3.8 V输入、22–24 V输出为例，电荷泵以3倍倍压工作，升压级只需升至约8 V。该架构降低对电感的依赖，可配合1.2 mm高（甚至0.6 mm高，效率仅降约1%）的芯片电感实现薄型方案。除笔记本外，该IC也适用于平板、VR头显、无人机车灯及自行车显示等单电池显示应用。
2026年10月15日，SK hynix disaggregating SSD controller cores，开发H‑TPUs（Hynix‑Tensor Processing Units）以离载主控制器CPU的低级读写命令处理、元数据管理和缓冲区控制，计划在其下一代企业级SSD及Storage Next SSD控制器中部署H‑TPU。
俄罗斯芯片制造商在2026年10月11日的Microelectronics 26（ME26）论坛上展示了国产RISC-V和Arm芯片，以复古游戏作为演示点，包括基于Baikal Electronics BE-U1000微控制器的NES克隆、Elvis Hypercom-U SoC以及MCST的Elbrus-based PC。文章于2026年10月15日发布。来源未说明原因。事件状态为观察到的演示。
SK hynix 披露其于 10 月 14 日在新闻室发布的研究，开发出使用铁电三维 NAND（3D FeNAND）的模拟计算内存（A-CiM）技术，能够在 NAND 闪存内直接执行人工智能计算。该技术通过调整编程脉冲数量区分电流状态，在非电路层通过引入气隙降低字线电阻，在页面层采用页面内流水线（IPP）优化数据放置和计算序列。仿真表明，基于 3D FeNAND 的 A-CiM 相比传统非易失性内存可实现最高 20 倍的吞吐量提升和 5,000 倍的能效提升。
TDK 推出 Micronas HAR 3025 双芯片抗 stray-field 稳健电机位置传感器，具备冗余设计、ASIL D 就绪（SEooC），符合 ISO 26262:2018 和 ISO 11452-8:2015 标准，样品已可获取，量产计划于 2027 年上半年开始。原文未说明原因。
据Blocks & Files于2026年10月13日（周二）报道，铠侠已为其PCIe gen 5 CM9数据中心SSD推出直接液冷版本CM9-DLC，使客户可在热机架机箱内使用该盘而不发生热节流。CM9-DLC产品支持冷板直接液冷，同时也支持风冷，通过液冷金属外壳接触设备顶面或两侧进行冷却，采用E3.S形态。铠侠美国SSB业务单元产品管理高级总监Maulik Sompura表示，AI基础设施的兴起正推动数据中心设计向更高功率密度和先进冷却技术转变。部署液冷CM9-DLC需要系统制造商匹配主机服务器的冷板/分液系统与冷却液回路并完成验证；铠侠未提供安装、热接触面或具体冷板兼容性等信息，仅表示该盘“支持冷板服务器设计”，并建议系统制造商确保服务器机箱符合SFF-TA-1008 rev. 3.0a等规范。液冷CM9的性能数字与风冷CM9相同。CM9系列目前正向选定客户送样，并将于2026年10月12日至15日在加州圣何塞举行的2026 OCP全球峰会上展示。此前铠侠已于今年早些时候为CM10系列SSD提供液冷支持。
Intel 提出开放软件蓝图，将开放软件定位为连接 CPU、GPU、数据和业务应用的结缔组织，强调对熟悉框架（如 PyTorch、SGLang、vLLM）的上游贡献，旨在实现“Day 0 准备”，即让新模型通过开发者已有的工具快速可用；Intel 将 Xeon 描述为推理的运营基础，扩展到分离前填充和解码的分离推理，并将微服务和企业代理工具包视为过渡的构建块；文章指出这是蓝图，尚未证明执行。
据ZDNet报道，三星电子与AMD在OCP Global Summit 2026上演示了基于Compute Express Link（CXL）的内存扩展解决方案，该方案采用三星基于CMM-D的内存池化技术，可使多个系统更高效地共享内存资源并灵活扩展容量。据NewsPim，三星将基于CXL的内存扩展视为克服传统系统容量限制的途径，尤其是随着AI代理推高推理所需内存。此次演示之前，三星与AMD于3月签署谅解备忘录，以扩大在下一代AI内存与计算技术上的合作；据The Korea Times，AMD CEO苏姿丰在10月7日访问韩国期间也与三星讨论了内存和代工技术方面的潜在合作（属讨论，非已确定合作）。在活动上，三星概述了扩展其AI内存与存储产品组合的计划，包括HBM5、定制HBM、zHBM、处理内存（PIM），以及CMM-D和基于CXL的方案，并推进包括四层单元（QLC）NAND与灵活数据放置（FDP）在内的下一代SSD技术，还展示了KV缓存优化与Direct Storage技术；此外通过Samsung MAX Lab让客户在商业化前在真实AI工作负载下评估PIM、CMM-D和下一代SSD等新兴技术。三星还展示了采用三星代工4nm工艺量产的Groq LPU晶圆和NVIDIA的Groq 3 LPX系统，以及一枚采用其2nm环绕栅极（GAA）工艺制造的晶圆。
高盛最新报告称，自2025年初DeepSeek时刻以来，中国AI相关上市公司通过股价上涨和IPO合计创造近5万亿美元市值（股价上涨贡献约2.8万亿美元，IPO贡献约2万亿美元）；AI股票目前占A股和H股总市值的42%、成交额的57%。市场表现方面，中国AI出口商自2025年初至2026年6月累计回报达126%，但自6月底全球AI股回调以来已从高点下跌23%，国内AI企业相对跑赢约10个百分点。高盛的"中国精选AI组合"共50只个股，按行业层级划分半导体占比35.9%，该组合自2025年2月成立以来累计上涨33%，同期MSCI中国指数上涨6%。政策方面，报告提及国家大基金三期规模3440亿元人民币，聚焦先进封装、设备及AI芯片。供应链方面，报告称在稀土精炼、电力设备、PCB、光模块及成熟制程半导体等细分领域，中国的全球市场份额均超过50%。报告还指出国际共同基金对中国科技股的实际配置比例仅约5.8%。
KAIST与韩国初创公司TDS Innovation的研究人员参与的团队于10月7日在Nature发表论文《Spatially deterministic nucleation of 2D semiconductors by etching flux》，展示了一种控制二维半导体晶体生长起始位置的方法：EF-SCN（刻蚀通量介导的单中心成核）工艺利用氧化阻挡层释放的氧产生横向刻蚀通量，抑制图案化生长区内除几何中心外的所有成核。该工艺制得的MoS₂场效应晶体管报告了高于此前已报道的选择性生长MoS₂晶体管的载流子迁移率；在2厘米衬底的单独测试中，400个图案化位点中有397个形成单晶，良率99.3%，但这尚非商业化芯片生产的验证。论文共同作者Kibum Kang为TDS Innovation联合CEO，该公司开发二维半导体设备与材料。TDS的Jony Jung表示目标是让二维半导体在2030年前后实现商用，并称AI（包括物理AI和机器人）需求加速可能提前采用，但量产时间将取决于进一步验证；论文未说明该工艺何时可用于量产芯片。
台积电举办2026开放创新平台（OIP）生态论坛，提出人工智能正在重塑半导体设计，认为更快的芯片需要在逻辑、存储、封装、互连、供电和设计方法等整个系统层面取得进展。台积电称OIP平台拥有28家可信合作伙伴、超过10万个经硅验证且量产验证的IP产品，以及超过3000名工程师。其5.5倍掩模版尺寸的CoWoS封装已量产，并描述了在3DFabric Alliance支持下走向超过14倍掩模版封装的路径。连接方面，采用COUPE技术的200-gigabit-per-second微环调制器已量产，报告误码率低于10⁻⁸，并规划400-gigabit-per-second调制、多波长和光纤阵列集成，目标是在2030年达到每毫米每秒4太比特。台积电称超过70%的OIP论坛论文使用AI解决方案或涉及AI用例，并介绍六家初创企业；其提议的AI Design Kit（ADK）将设计赋能模式转向代理式AI框架。原文明确说明图表所示为公司展望与预估，其预测应视为推断。
AMD详述了其即将推出的Zen 6处理器中一项较少被讨论的硬件功能——IBS内存分析器。AMD工程师Bharata Bhasker Rao于10月5日在布拉格举行的Linux Plumbers Conference（LPC）2026上进行了介绍。基于指令采样（IBS）是AMD现有的分析硬件，Zen 6增加了一个独立的、更轻量的实例，仅对数据内存访问进行采样；每个采样会将访问的物理地址交给内核，并显示数据来自DRAM还是CXL等外部内存。AMD的EPYC 9006 "Venice"芯片支持通过CXL 3.1扩展内存。AMD希望将分析器的采样输入pghot（一个拟议中的热页跟踪内核子系统）；pghot补丁仍在开发中。测试结果喜忧参半：在配备256个逻辑CPU和256 GB CXL内存的测试系统上，XSBench相对无分层基线达到4.57倍（现行方法为1.18倍），Graph500达到3.17倍（现行方法为2.34倍），Redis没有提升，NAS BT略落后；每folio提升成本在一次开销测试中从26.1微秒降至15.8微秒，但该基准测试慢了约5%。这些是AMD自己的数据，幻灯片未列出该分析器的虚拟化支持。EPYC Venice已在生产中，云部署预计在今年晚些时候。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |