影响评分 1010
东北大学提出ROBBIN行锤击攻击
东北大学研究人员提出ROBBIN攻击，利用行锤击漏洞在推理期间注入后门。该技术通过特征化目标DRAM的位翻转模式来迭代选择DRAM。关注DRAM安全风险，目前对供应链无直接影响。
东北大学研究人员提出ROBBIN攻击，利用行锤击漏洞在推理期间注入后门。该技术通过特征化目标DRAM的位翻转模式来迭代选择DRAM。关注DRAM安全风险，目前对供应链无直接影响。
DRAMsecurityrowhammerresearch
按 Enter 立即搜索快讯
东北大学研究人员提出ROBBIN攻击，利用行锤击漏洞在推理期间注入后门。该技术通过特征化目标DRAM的位翻转模式来迭代选择DRAM。关注DRAM安全风险，目前对供应链无直接影响。
东北大学研究人员提出ROBBIN攻击，利用行锤击漏洞在推理期间注入后门。该技术通过特征化目标DRAM的位翻转模式来迭代选择DRAM。关注DRAM安全风险，目前对供应链无直接影响。
DRAMHBM4将接口翻倍至2048，带宽目标2.8TB/s。文章对比HBM与DDR5，指出AI算力受限于内存墙，HBM通过堆叠提升性能。利多：HBM技术迭代加速，但制造成本和散热挑战增加。
HBM4将接口翻倍至2048，带宽目标2.8TB/s。文章对比HBM与DDR5，指出AI算力受限于内存墙，HBM通过堆叠提升性能。利多：HBM技术迭代加速，但制造成本和散热挑战增加。
HBM4HBM3EDDR5三星zHBM散热降低50%且密度提升10倍，液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战，行业正加速转向CPO和STCO解决方案。利多先进封装与液冷技术需求。
三星zHBM散热降低50%且密度提升10倍，液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战，行业正加速转向CPO和STCO解决方案。利多先进封装与液冷技术需求。
HBMDRAMNAND FlashSamsung ElectronicsNVIDIACXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。关注：技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
CXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。关注：技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
DDR5ChangXin Memory TechnologiesSK hynix长鑫存储转向定制化3D DRAM技术以绕过HBM禁令。三星等韩企对大规模量产持谨慎态度。关注：尽管面临良率与成本挑战，此举为中国厂商打破技术封锁提供新路径。
长鑫存储转向定制化3D DRAM技术以绕过HBM禁令。三星等韩企对大规模量产持谨慎态度。关注：尽管面临良率与成本挑战，此举为中国厂商打破技术封锁提供新路径。
3D DRAMCXMTHua Hong Semiconductor第3部分详解CXL内存扩展器验证流程，涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。关注 CXL内存扩展器技术验证进展。
第3部分详解CXL内存扩展器验证流程，涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。关注 CXL内存扩展器技术验证进展。
CXL Memory ExpanderDevice DAXSystem RAMSK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师，并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈，SK海力士正与台积电推进HBM4及下一代架构研发。关注（技术路线图更新，短期供需无直接影响）。
SK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师，并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈，SK海力士正与台积电推进HBM4及下一代架构研发。关注（技术路线图更新，短期供需无直接影响）。
3D-stacked DRAM-on-LogicHBM4Mobile APsSK hynixTSMCSK海力士开发CTI技术，将176层3D NAND干扰减少30%，保持力提升45%，单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题，公司转向缩小单元尺寸以增加容量。关注。技术突破为AI内存扩展铺平了道路，但尚未对现货价格产生直接影响。
SK海力士开发CTI技术，将176层3D NAND干扰减少30%，保持力提升45%，单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题，公司转向缩小单元尺寸以增加容量。关注。技术突破为AI内存扩展铺平了道路，但尚未对现货价格产生直接影响。
3D NAND FlashSK hynix三星计划2026年底量产CXL 3.2内存模块，SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈，两家厂商正开发CXL技术以扩展AI内存。中性：长期技术演进，对当前现货价格无直接冲击。
三星计划2026年底量产CXL 3.2内存模块，SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈，两家厂商正开发CXL技术以扩展AI内存。中性：长期技术演进，对当前现货价格无直接冲击。
CXL Memory ModuleDDR5HBMSamsung ElectronicsSK hynix长鑫存储IPO文件显示，其研发投入占营收比例连续三年超过所有同行。尽管在多数竞争指标上仍落后于全球DRAM领导者，但这一数据凸显了其追赶战略。利多长期竞争力，但当前现货市场供需无直接冲击，信号中性。
长鑫存储IPO文件显示，其研发投入占营收比例连续三年超过所有同行。尽管在多数竞争指标上仍落后于全球DRAM领导者，但这一数据凸显了其追赶战略。利多长期竞争力，但当前现货市场供需无直接冲击，信号中性。
DRAMChangxin Memory Technologies (CXMT)韩日研究人员提出V-Die与MOSAIC架构，将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟，MOSAIC则利用感应耦合提升30%容量与3倍热导率。中性：该技术目前仍处于原型阶段，对现货价格无直接影响。
韩日研究人员提出V-Die与MOSAIC架构，将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟，MOSAIC则利用感应耦合提升30%容量与3倍热导率。中性：该技术目前仍处于原型阶段，对现货价格无直接影响。
HBMDRAMSK hynixSamsung ElectronicsJEDEC发布JESD330-4标准，定义SPHBM4接口，利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。利多：有机基板成本低于硅基板，有望降低HBM4模组成本并提升堆叠数量。
JEDEC发布JESD330-4标准，定义SPHBM4接口，利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。利多：有机基板成本低于硅基板，有望降低HBM4模组成本并提升堆叠数量。
HBM4DRAMOrganic SubstratesJEDECSamsung ElectronicsIntel计划开发XBM和ZAM以挑战HBM主导地位，目标2030年商业化。尽管面临生态系统壁垒，但并行开发表明其决心。关注：该技术趋势对当前供需无直接影响。
Intel计划开发XBM和ZAM以挑战HBM主导地位，目标2030年商业化。尽管面临生态系统壁垒，但并行开发表明其决心。关注：该技术趋势对当前供需无直接影响。
HBMDRAMAI MemoryIntelGeorgia Tech研究人员推出“Open DRAM Model”以分析3D DRAM架构。该模型支持对6F2 BCAT、4F2 VCT及堆叠3D DRAM的电路级分析。利多：该技术为未来存储架构演进提供重要分析工具。
Georgia Tech研究人员推出“Open DRAM Model”以分析3D DRAM架构。该模型支持对6F2 BCAT、4F2 VCT及堆叠3D DRAM的电路级分析。利多：该技术为未来存储架构演进提供重要分析工具。
DRAM3D DRAMPIMGeorgia Institute of TechnologySambaNova混合计算平台结合H200与SN50 RDUs在MiniMax M2.7基准测试中达到763 tok/s。该架构通过分离预填充和解码任务，旨在延长老旧GPU机队的生命周期。关注 - 基准测试验证了SambaNova的技术，但尚未对标准组件的供应短缺或价格变动产生直接影响。
SambaNova混合计算平台结合H200与SN50 RDUs在MiniMax M2.7基准测试中达到763 tok/s。该架构通过分离预填充和解码任务，旨在延长老旧GPU机队的生命周期。关注 - 基准测试验证了SambaNova的技术，但尚未对标准组件的供应短缺或价格变动产生直接影响。
GPUsAI AcceleratorsSambaNova SystemsNvidia微星发布AM5主板BIOS，正式验证CXMT DDR5内存最高支持8200MT/s（双槽）及7200MT/s（四槽），此前频率上限约为6800MT/s。此举延续了年初针对Intel平台的优化策略。利多CXMT DDR5的市场需求与品牌形象。
微星发布AM5主板BIOS，正式验证CXMT DDR5内存最高支持8200MT/s（双槽）及7200MT/s（四槽），此前频率上限约为6800MT/s。此举延续了年初针对Intel平台的优化策略。利多CXMT DDR5的市场需求与品牌形象。
DDR5DRAMChangXin Memory TechnologiesMSIMeta部署自研Vistara ASIC，将DDR4内存桥接至仅支持DDR5的AMD Turin服务器，单机总容量达1TB。针对DDR5价格飙升及供需失衡，Meta通过CXL 2.0技术回收旧服务器DDR4模块以降低硬件成本。关注DDR4生命周期延长及CXL技术在企业级内存扩展中的应用趋势。
Meta部署自研Vistara ASIC，将DDR4内存桥接至仅支持DDR5的AMD Turin服务器，单机总容量达1TB。针对DDR5价格飙升及供需失衡，Meta通过CXL 2.0技术回收旧服务器DDR4模块以降低硬件成本。关注DDR4生命周期延长及CXL技术在企业级内存扩展中的应用趋势。
DDR4DDR5CXL Memory ExpanderMetaAMDSolidigm VP Avi Shetty 展望未来技术，包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论，而非供应链冲击。中性。
Solidigm VP Avi Shetty 展望未来技术，包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论，而非供应链冲击。中性。
Floating Gate NANDPCIe 6.0 SSDsLiquid Cooled StorageSolidigmSK hynixSemiAnalysis拆解华为麒麟9030发现，中芯国际N+3工艺局部金属间距达32.5nm，优于英特尔18A量产间距36nm。该芯片采用DUV光刻及多重曝光技术，通过双鳍、接触孔直接位于有源栅极等手段提升密度，但密度仍比英特尔18A低38%。利空：技术指标落后，短期无供需影响。
SemiAnalysis拆解华为麒麟9030发现，中芯国际N+3工艺局部金属间距达32.5nm，优于英特尔18A量产间距36nm。该芯片采用DUV光刻及多重曝光技术，通过双鳍、接触孔直接位于有源栅极等手段提升密度，但密度仍比英特尔18A低38%。利空：技术指标落后，短期无供需影响。
Kirin 9030SMICHuawei亚利桑那州立大学与佐治亚理工学院研究人员分析了单晶集成IWO eDRAM的Rowhammer漏洞。IWO eDRAM是面向M3D集成的下一代内存技术。关注：该研究为下一代eDRAM的可靠性评估提供了重要技术参考。
亚利桑那州立大学与佐治亚理工学院研究人员分析了单晶集成IWO eDRAM的Rowhammer漏洞。IWO eDRAM是面向M3D集成的下一代内存技术。关注：该研究为下一代eDRAM的可靠性评估提供了重要技术参考。
IWO eDRAMMonolithic 3D eDRAMArizona State UniversityGeorgia Institute of Technology