Press Enter to search flash briefings
三星公布HBM5与zHBM路线图，HBM5计划2028年量产，性能目标为HBM4E的2倍。新架构zHBM预计2029年推出，性能目标达HBM4E的8倍，旨在解决AI加速器散热瓶颈。利多。技术路线图确认了三星在AI存储领域的长期布局，但短期内对现货价格影响有限。
三星公布HBM5与zHBM路线图，HBM5计划2028年量产，性能目标为HBM4E的2倍。新架构zHBM预计2029年推出，性能目标达HBM4E的8倍，旨在解决AI加速器散热瓶颈。利多。技术路线图确认了三星在AI存储领域的长期布局，但短期内对现货价格影响有限。
HBM5zHBMzNAND-OSamsung Electronics台积电将微通道冷却纳入研发路线图，以解决AI芯片功耗激增的问题（5年内6倍）。随着封装功耗从600W增加到4100W，行业正从风冷转向液冷。关注。该技术代表了先进封装的长期方向，但制造挑战意味着短期内不会出现供应中断。
台积电将微通道冷却纳入研发路线图，以解决AI芯片功耗激增的问题（5年内6倍）。随着封装功耗从600W增加到4100W，行业正从风冷转向液冷。关注。该技术代表了先进封装的长期方向，但制造挑战意味着短期内不会出现供应中断。
HBMAdvanced PackagingTSMCHBM4将接口翻倍至2048，带宽目标2.8TB/s。文章对比HBM与DDR5，指出AI算力受限于内存墙，HBM通过堆叠提升性能。利多：HBM技术迭代加速，但制造成本和散热挑战增加。
HBM4将接口翻倍至2048，带宽目标2.8TB/s。文章对比HBM与DDR5，指出AI算力受限于内存墙，HBM通过堆叠提升性能。利多：HBM技术迭代加速，但制造成本和散热挑战增加。
HBM4HBM3EDDR5三星zHBM散热降低50%且密度提升10倍，液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战，行业正加速转向CPO和STCO解决方案。利多先进封装与液冷技术需求。
三星zHBM散热降低50%且密度提升10倍，液冷技术在AI芯片中的渗透率预计升至60%。随着3D堆叠加剧散热挑战，行业正加速转向CPO和STCO解决方案。利多先进封装与液冷技术需求。
HBMDRAMNAND FlashSamsung ElectronicsNVIDIA英特尔CEO Lip-Bu Tan宣布重返存储市场，并聘请SK海力士前高管推进XBM与ZAM架构研发。此举旨在通过新技术应对存储市场变化。关注长期技术布局，短期供需无实质影响。
英特尔CEO Lip-Bu Tan宣布重返存储市场，并聘请SK海力士前高管推进XBM与ZAM架构研发。此举旨在通过新技术应对存储市场变化。关注长期技术布局，短期供需无实质影响。
XBMZAMHBMIntelSK HynixCXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。关注：技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
CXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。关注：技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
DDR5ChangXin Memory TechnologiesSK hynix英特尔在Fab9攻克超大型芯片封装流体密封难题，实现7倍网格极限EMIB封装良率超99%。该技术通过优化材料与喷涂策略，解决了HBM等高密度集成芯片的空隙缺陷，为下一代AI算力系统提供关键支撑。利多：封装瓶颈突破将提升HBM及Chiplet供应链的产能释放能力。
英特尔在Fab9攻克超大型芯片封装流体密封难题，实现7倍网格极限EMIB封装良率超99%。该技术通过优化材料与喷涂策略，解决了HBM等高密度集成芯片的空隙缺陷，为下一代AI算力系统提供关键支撑。利多：封装瓶颈突破将提升HBM及Chiplet供应链的产能释放能力。
ChipletsHBMEMIBIntel Corporation长鑫存储转向定制化3D DRAM技术以绕过HBM禁令。三星等韩企对大规模量产持谨慎态度。关注：尽管面临良率与成本挑战，此举为中国厂商打破技术封锁提供新路径。
长鑫存储转向定制化3D DRAM技术以绕过HBM禁令。三星等韩企对大规模量产持谨慎态度。关注：尽管面临良率与成本挑战，此举为中国厂商打破技术封锁提供新路径。
3D DRAMCXMTHua Hong SemiconductorTSMC面板级封装CoPoS与Intel EMIB技术对比，前者旨在提升AI加速器面积利用率，后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器，但电气性能与良率数据尚不明确；EMIB已量产多年。关注：两者在电气性能与制造工艺上存在不同权衡，影响未来高带宽内存封装方案选择。
TSMC面板级封装CoPoS与Intel EMIB技术对比，前者旨在提升AI加速器面积利用率，后者通过局部硅桥降低互连成本。CoPoS可支持更大尺寸的AI加速器，但电气性能与良率数据尚不明确；EMIB已量产多年。关注：两者在电气性能与制造工艺上存在不同权衡，影响未来高带宽内存封装方案选择。
HBMChipletsTSMCIntelSK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师，并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈，SK海力士正与台积电推进HBM4及下一代架构研发。关注（技术路线图更新，短期供需无直接影响）。
SK海力士通过美国子公司招聘3D堆叠DRAM-on-Logic工程师，并与客户合作开发。该技术旨在解决移动AI的高带宽与低功耗瓶颈，SK海力士正与台积电推进HBM4及下一代架构研发。关注（技术路线图更新，短期供需无直接影响）。
3D-stacked DRAM-on-LogicHBM4Mobile APsSK hynixTSMCSK海力士开发CTI技术，将176层3D NAND干扰减少30%，保持力提升45%，单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题，公司转向缩小单元尺寸以增加容量。关注。技术突破为AI内存扩展铺平了道路，但尚未对现货价格产生直接影响。
SK海力士开发CTI技术，将176层3D NAND干扰减少30%，保持力提升45%，单元尺寸缩小10%。为解决高堆叠3D NAND垂直干扰问题，公司转向缩小单元尺寸以增加容量。关注。技术突破为AI内存扩展铺平了道路，但尚未对现货价格产生直接影响。
3D NAND FlashSK hynix三星计划2026年底量产CXL 3.2内存模块，SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈，两家厂商正开发CXL技术以扩展AI内存。中性：长期技术演进，对当前现货价格无直接冲击。
三星计划2026年底量产CXL 3.2内存模块，SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈，两家厂商正开发CXL技术以扩展AI内存。中性：长期技术演进，对当前现货价格无直接冲击。
CXL Memory ModuleDDR5HBMSamsung ElectronicsSK hynix蔡司利用光刻技术优势进军AI芯片先进封装与CPO领域，旨在支持Chiplet和多芯片集成。关注技术趋势，但暂无明确的供需或价格影响。
蔡司利用光刻技术优势进军AI芯片先进封装与CPO领域，旨在支持Chiplet和多芯片集成。关注技术趋势，但暂无明确的供需或价格影响。
CPOAdvanced PackagingZeiss韩国供应商加大混合键合技术研发力度以支持HBM5。随着HBM堆叠层数增加，对芯片到芯片键合精度和信号传输效率的要求变得更加严格。利多关注先进封装技术突破，但短期内对现货价格无直接影响。
韩国供应商加大混合键合技术研发力度以支持HBM5。随着HBM堆叠层数增加，对芯片到芯片键合精度和信号传输效率的要求变得更加严格。利多关注先进封装技术突破，但短期内对现货价格无直接影响。
HBM5Hybrid BondingSK HynixSamsung Electronics韩日研究人员提出V-Die与MOSAIC架构，将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟，MOSAIC则利用感应耦合提升30%容量与3倍热导率。中性：该技术目前仍处于原型阶段，对现货价格无直接影响。
韩日研究人员提出V-Die与MOSAIC架构，将DRAM垂直放置以解决HBM散热问题。V-Die通过液冷将互连提升4倍并降低37%延迟，MOSAIC则利用感应耦合提升30%容量与3倍热导率。中性：该技术目前仍处于原型阶段，对现货价格无直接影响。
HBMDRAMSK hynixSamsung ElectronicsIntel计划开发XBM和ZAM以挑战HBM主导地位，目标2030年商业化。尽管面临生态系统壁垒，但并行开发表明其决心。关注：该技术趋势对当前供需无直接影响。
Intel计划开发XBM和ZAM以挑战HBM主导地位，目标2030年商业化。尽管面临生态系统壁垒，但并行开发表明其决心。关注：该技术趋势对当前供需无直接影响。
HBMDRAMAI MemoryIntel英特尔申请了XBM内存专利，这是一种旨在2030年前后商业化的HBM4潜在替代方案，具有更高带宽和更低成本。该技术通过后端晶体管设计提升面积利用率和TSV密度，旨在解决LPDDR带宽不足的问题。关注：作为长期研发里程碑，该技术对当前HBM及DRAM供应链的供需和价格影响微乎其微。
英特尔申请了XBM内存专利，这是一种旨在2030年前后商业化的HBM4潜在替代方案，具有更高带宽和更低成本。该技术通过后端晶体管设计提升面积利用率和TSV密度，旨在解决LPDDR带宽不足的问题。关注：作为长期研发里程碑，该技术对当前HBM及DRAM供应链的供需和价格影响微乎其微。
HBM4DRAMMemoryIntelPSMCAI封装瓶颈正从基板向硅片级集成转移。CoWoS架构虽成熟但暴露了现代封装堆栈的极限。此为技术趋势分析，暂无直接价格影响。
AI封装瓶颈正从基板向硅片级集成转移。CoWoS架构虽成熟但暴露了现代封装堆栈的极限。此为技术趋势分析，暂无直接价格影响。
Advanced PackagingInterposerPackage SubstrateSolidigm VP Avi Shetty 展望未来技术，包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论，而非供应链冲击。中性。
Solidigm VP Avi Shetty 展望未来技术，包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论，而非供应链冲击。中性。
Floating Gate NANDPCIe 6.0 SSDsLiquid Cooled StorageSolidigmSK hynix文章提出AI光子学需关注电光实现走廊(EORC)概念。单一器件性能不足以支撑AI基础设施，需整合热学、力学及材料约束。关注：该框架将推动硅光子及共封装光学技术向系统级集成发展。
文章提出AI光子学需关注电光实现走廊(EORC)概念。单一器件性能不足以支撑AI基础设施，需整合热学、力学及材料约束。关注：该框架将推动硅光子及共封装光学技术向系统级集成发展。
ModulatorPhotodiodeLaser