微软早期采用台积电2nm工艺
微软已早期采用台积电2nm工艺。
- Related manufacturers
- Microsoft, TSMC
- Part numbers
- Maia 300
- Impact score
- 45 / 100, medium impact
微软已早期采用台积电2nm工艺。
IBM与西门子将开展合作研究，开发IBM的nanostack晶体管架构，目标是将该设计推向制造阶段。两家公司称该工作可能影响全球芯片性能、能效和人工智能计算，因其旨在解决7埃节点之后的设计、仿真、光刻和生产挑战。此为合作研究计划，尚未涉及实际制造。
英伟达要求三星、美光和海力士使用台积电3纳米节点制造的基die用于其定制NVHBM，原因是标准化；三星和美光已确认同意该请求，预计2027年量产；海力士已使用台积电12纳米工艺生产HBM4基die；三星亦在验证其2纳米工艺作为备用；三星将继续为不想采用NVHBM的客户生产标准HBM。NVHBM相比标准HBM4E可提供最高30.%更高带宽和15%更低功耗。
据Seoul Economic Daily报道（ZDNet曾在9月报道三星为定制HBM采取双轨策略，同时利用自家代工和竞争对手台积电），NVIDIA已要求三星、SK hynix和美光在其于8月发布的NVHBM基底层中采用台积电3nm工艺。据称三星设备解决方案（DS）部门经内部评估后同意了这一要求。报道给出的原因是：NVIDIA推动供应商间生产标准化以确保HBM性能一致并简化产品验证；此外行业估计台积电3nm良率超过90%，而三星代工2nm（SF2）工艺良率约为60%。NVHBM的定制基底层集成了传统上由GPU承载的内存控制器；据NVIDIA称，相比标准HBM4E，该技术提供最多30%的更高内存带宽、15%的更低HBM功耗和25%的更多XPU计算裸片面积。该合作并非全新：据Seoul Economic Daily，三星和台积电四年前首次合作以确保HBM与台积电GPU封装工艺兼容，此次是首次延伸至HBM制造。三星仍保留自有代工选项：由于台积电3nm产能面临AI加速器和智能手机芯片的竞争需求，三星正在2nm工艺上验证NVHBM基底层生产，作为台积电产能受限时的潜在替代方案。台积电在10月15日的财报电话会议上提示3nm产能紧张，该节点占第三季度晶圆销售额的33%，为其所有工艺节点中最大份额；据Economic Daily News，董事长兼CEO魏哲家宣布在台南再建一座3nm晶圆厂的计划（叠加亚利桑那、日本熊本和台湾南部科学园区的现有扩建项目），新厂定于2028年上半年开始量产。三星还继续为标准HBM产品线自制基底层：今年早些时候进入量产的HBM4和正在进行生产验证的HBM4E均使用三星代工4nm工艺制造基底层，其核心裸片在其华城和平泽园区的1c DRAM产线上制造；三星计划对供应其他客户（包括AMD）的定制HBM保持基底层turnkey生产方式。
IBM与西门子宣布合作开展研究，以推进IBM的nanostack架构；该架构在其7埃节点上集成近1000亿颗晶体管。西门子方面贡献EDA、仿真与光刻方面的专业能力。原文未说明原因，亦未给出具体时间表或财务条款。
根据标题，本文为分析文章，讨论TSMC-GF交易将成熟制程引入AI封装及其对中国的影响。正文指出，随着全球晶圆产能快速扩张，TSMC和GlobalFoundries (GF)正在强调一个服务于先进应用、快速增长的成熟制程市场。具体而言，先进封装中对硅中介层、硅通孔(TSV)和嵌入式深沟槽电容器(eDTC)的需求，正在为成熟制程产能创造一个可观的蓝海市场。正文未说明交易的具体条款、状态或进展细节。
据TrendForce转发的报道，市场传闻三星可能终结UMC在三星Galaxy OLED显示驱动芯片（DDI）上的独家供应地位：在成熟节点产能趋紧的背景下，三星据报正在考虑将GlobalFoundries作为第二家DDI供应商，采用时间最早可能在2027年底。原文未说明原因。该消息目前仅为传闻/报道，尚无确认的合同或量产事实。
据Wccftech报道，一位韩国半导体工程师（X账号@TTHUEONE）指控特斯拉在与三星的AI5和AI6芯片代工合同中要求获取三星内部晶圆厂信息及审计权，同时大幅压低代工价格；该工程师还指控Terafab项目从三星位于得州的Taylor晶圆厂挖走大量员工，并称特斯拉之所以转向Samsung Foundry是因为TSMC未满足其要求。此前本周早些时候，马斯克曾称赞美光在存储芯片未来价格上'合理'，并称其他厂商'敲诈'，被普遍解读为对三星的批评。背景方面：Business Post曾在3月警示Terafab（厂址距三星Taylor厂约30分钟车程）可能加剧对人才和设备以及知识产权/制程诀窍的竞争；Financial News于10月12日报道三星已开始从韩国抽调先进制程良率工程师赴Taylor厂并扩大当地招聘，为计划2027年的2nm量产做准备，目标2026年底前投运，特斯拉是关键客户之一；Seoul Economic Daily在9月报道三星已在Taylor厂试产特斯拉AI5芯片，良率验证进行中，2027年全面量产。AsiaToday早前报道称特斯拉AI5/AI6订单预计支撑Taylor厂初期产能利用率，且TSMC可能参与Terafab或使三星争取未来订单复杂化。TSMC董事长魏哲家确认正就Terafab进行讨论但结果不确定，并强调涉及TSMC的晶圆厂须由其自身运营；而据路透社，马斯克在10月7日表示其公司将自建自营Terafab，TSMC可能转租部分设施而非承担运营角色。
阶跃星辰于10月15日宣布正式开放Step 5 Preview模型权重（BF16与FP8版本），华为、壁仞科技、沐曦股份、摩尔线程宣布提供Day 0支持。华为同步上线1024卡Atlas 950 SuperPod液冷超节点，沐曦股份自2025年12月以来已完成43个主流旗舰模型的Day 0适配。
GlobalFoundries赢得了一项价值210亿美元的美日协议，用于在纽约建造和运营两座新晶圆厂，安排是政府拥有厂房和设备并支付GlobalFoundries来建设和运营，这使得GlobalFoundries无需资本支出即可增加产能；对于日本，该协议将其5500亿美元对美投资承诺的一部分转化为对日本芯片制造商的供应以及对日本工具制造商的工作；对于台湾的成熟节点代工厂，该协议在美国本土提供了一个大型国家支持的产能来源，在这些厂商预计能够从客户供应链多元化中受益的细分市场；原文未说明原因。
IBM与西门子宣布开展联合研究，推进IBM今年公布的NanoStack晶体管架构，重点开发新一代芯片设计、仿真与制造所需的工具和工艺；IBM负责半导体器件技术，西门子贡献电子设计自动化、工艺模拟、光刻优化及先进制造软件能力。NanoStack把传统并排排布的晶体管改为垂直堆叠并让不同层错位排列，IBM称其为业界已知首种基于纳米片的三维晶体管设计。IBM今年6月公布其7埃米级（0.7纳米）技术研究成果，称在指甲大小的芯片上可集成近1000亿个晶体管，密度约为其2纳米芯片的两倍；据IBM论文估算，与其2纳米节点相比最高可带来约50%的性能提升，或在性能相当时降低约70%的能耗；另有研究显示NanoStack架构可使SRAM面积缩小约40%——这些均属IBM对研究技术的测算和预测，不是已量产产品的实测表现。IBM表示已通过超薄介电键合、双沟道工程及可正常切换的CMOS反相器等实验验证NanoStack具备实际制造和运算可行性，但量产仍需解决晶圆键合与对准、层间散热、微细布线、背面供电及三维检测等问题；IBM曾称最早可能在未来五年内推进至生产阶段。此次合作公告未公布具体开发时间表、投资金额或商业量产客户，重点在于建立工具链而非宣布新芯片投产。
IBM(纽约证券交易所代码:IBM)与西门子今日宣布开展新研究合作,旨在推进IBM今年早些时候发布的纳米堆叠(nanostack)晶体管架构。该合作将结合IBM在半导体器件创新方面的领先地位与西门子在电子设计自动化(EDA)、工艺仿真、光刻优化和先进制造软件方面的专业知识,以加速nanostack的开发。据原文,nanostack是业界已知首个三维纳米片(nanosheet)设计,通过垂直堆叠和交错排列晶体管在芯片上容纳更多晶体管,在当前7埃(angstrom)节点上于指甲大小的空间内实现近1000亿个晶体管;该设计还可在每个堆叠层内使用不同材料组合,独立优化每个晶体管的性能和能效,为能效、性能和SRAM缩放带来提升。此为合作研究宣布,属计划阶段,原文未说明原因。
微软发布了其最新的内部AI专用集成电路（ASIC）Maia 300及其服务器机架，其计算芯片let使用台积电先进的N2P工艺（是台积电基线2nm或N2的增强扩展版本）。供应链消息显示，联想而非台湾厂商将组装Maia 300服务器机架。
据经济日报报道，NVIDIA在加州圣何塞举行的OCP全球峰会上宣布计划推出每通道400Gb/s的光模块规范，并与思科合作开发超密集小型可插拔（USFP）规范，设计目标为支持每通道400Gb/s。两家公司表示，新设计预计可提供现有每通道200Gb/s光器件4倍的带宽密度和1.3倍的能效，并有通往12.8Tb/s总容量的路径；双方计划建立开放行业规范，可能促使主要云服务商采用，为可插拔光模块市场带来新机会，经济日报点名Luxnet与PCL Technologies为潜在受惠者。上述4倍与1.3倍数据为公司预期，事件仍处于规划/规范制定阶段。报道另提及：Meta在其下一代IcePack液冷网络机架的IceCube平台采用NVIDIA Spectrum-6交换机芯片；NVIDIA独立Vera CPU MGX机架已进入量产并开始出货，采用台积电3nm制程，据报性能较传统x86 CPU高50%、每瓦性能为其两倍；Commercial Times列出12家台湾Vera CPU MGX机架合作伙伴，包括富士康、广达旗下QCT、纬创、纬颖、英业达、仁宝、和硕、神达、华硕、技嘉、微星及华擎旗下ASRock Rack；NVIDIA并在第三代MGX 1.2规范下开放Vera Rubin机架与算力托盘设计，算力托盘模块化液冷设计移除内部线缆、软管与风扇，组装与维护时间从数小时缩短至数分钟，并支持最高5000安培以提升功率密度。
imec与台积电扩大合作，IC-Link加入TSMC云端联盟及3DFabric联盟。此举旨在为设计团队提供先进工艺设计套件及封装技术支持。
该合作主要针对设计工具与封装生态，对现货市场供需无直接影响。
TSMC正与Terafab探讨合资建厂，以提升美国半导体制造能力。鉴于TSMC可能仅转移次先进技术，该合作旨在为Intel的14A节点提供双源技术支持。
先进节点技术转移细节尚不明朗，短期供需影响有限。
日本LSTC与Rapidus建立公私学框架，支持2nm芯片量产。此举旨在强化日本在先进制程领域的全球竞争力。
日本先进制程产能布局，短期供需无实质影响。
英特尔14A制程获苹果、英伟达等八家巨头评估，旨在分散供应链风险。该技术融合RibbonFET与High-NA EUV，相比18A节点功耗降低25%-35%。
目前处于技术验证期，尚未转化为确定性订单，台积电短期仍主导。
高通正与三星磋商，计划为骁龙8 Elite Gen 6采用台积电与三星分工的双代工模式。此举旨在应对台积电先进制程报价上涨及产能紧张，通过分散制造风险降低供应链集中度。
三星2nm良率提升能否支撑量产，以及双代工模式对成本与供应稳定性的潜在影响。
联发科与英特尔合作EMIB-T封装，推进400G SerDes IP。目标谷歌TPU v10及Meta定制AI芯片。
暗示高端AI芯片封装与高速接口需求增长。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |