Hanmi Semiconductor在美国硅谷设立子公司以支持AI封装客户
Hanmi Semiconductor已在美国硅谷设立一家美国子公司。原文说明其目的是抓住美国AI芯片生产扩张所带动的先进半导体封装设备需求增长。原文未给出具体时间、投资金额或产能细节。
- Related manufacturers
- Hanmi Semiconductor
- Impact score
- 55 / 100, medium impact
Hanmi Semiconductor已在美国硅谷设立一家美国子公司。原文说明其目的是抓住美国AI芯片生产扩张所带动的先进半导体封装设备需求增长。原文未给出具体时间、投资金额或产能细节。
据DIGITIMES Insight报道，生成式AI正将芯片功耗与热通量推向前所未有的水平，推动AI封装散热需求从数百瓦提升至千瓦（kW）级。散热器厂商Jentech Precision指出，封装上盖正从传统的固态热传导向相变均热与微通道液冷演进，无TIM（TIM-less）架构代表下一步发展方向。原文未说明原因以外的时间表或具体实施计划。
据TrendForce于2026年10月19日下午1:00发布的消息（援引Wccftech对NVIDIA Vera团队的采访），NVIDIA为其Vera CPU选择了单片式裸片（monolithic die）设计而非chiplet方案。公司宣称该CPU性能为Grace的1.5倍，在agentic工作负载下最高达到x86处理器的2倍。原文给出的背景原因是agentic AI的兴起正在重塑CPU设计优先级。该消息为公司对产品设计的宣称与选择，尚属规划阶段，未涉及价格、产能或实际出货表现。
瑞萨电子近日发布了基于Gen 4+技术的650-V、20-mΩ d-mode GaN FET，采用8×8 mm双面散热（DSC）PQFN封装，型号为TP65H020G4PLSGBD，目前已向AI数据中心OEM和ODM送样，量产计划于2027年中。据瑞萨称，Gen 4+相较Gen 4通过单元设计和比导通电阻的渐进式改进，实现更低的RDS(on)、更小的尺寸、更低的栅极电容（CGS、CGD）和输出电容（Coss）；Gen 6预计要到2027年才提供样品。该器件为d-mode，与LV硅MOSFET配对使用。封装支持顶面、底面或双面散热，当前支持20-mΩ器件，未来10–15-mΩ器件或可单冷板散热。相比TOLT封装，DSC PQFN在x-y轴封装面积减少约57%至60%，高度约1 mm（对比TOLT的2.35 mm，表格中为2.3 mm），热阻抗低9%至10%（0.36 °C/W对比0.4 °C/W），四开关功率级PCB面积可减少约15%至25%。在6-kW、800 V转48 V、运行于650 kHz至1 MHz的IBC演示板风冷测试中，DSC全负载效率提升0.14%，相当于6-kW转换器中约10+ W的额外功率；测试未使用液冷，下一步将进行液冷测试。DSC 8×8（含650-V GaN）应用于初级侧，每个模块仅承受约400 V，两个模块串联以适应800 V总线。DSC封装技术的主要应用是初级侧800 V DC转换为48 V、12 V和6 V的中间总线转换器（IBC）。针对800 V转6 V输出电流超过3,000 A的情况，瑞萨正与EPC合作推进LV GaN的DSC封装选项。瑞萨在10月12日至15日于加州圣何塞举行的OCP全球峰会上展示了该器件，作为其800-V电源解决方案的一部分。
据泄露消息（来源为知名爆料者Jaykihn），英特尔正准备推出基于Nova Lake硅片的Xeon E系列处理器，将仅有两种版本：仅大核P-Core或仅能效核E-Core的SKU，不会提供同时包含P-Core与E-Core的混合SKU，混合设计将保留给常规的Nova Lake-S桌面处理器。P-Core only产品线据报将包含5种配置，分别为4、6、8、12和16个P-Core；E-Core产品线稍小，包含4种SKU，分别为4、8、16和32个E-Core；在产品线顶端，买家可在16 P-Core设计与32 E-Core配置之间选择。新Xeon E设计将采用W980芯片组平台，支持原生DDR5 ECC内存、最多48条PCIe通道（其中12条PCIe 5.0与12条PCIe 4.0来自芯片组）、Intel vPro技术；DMI 5.0 x4使DMI芯片组总线带宽达每方向128 Gbps；CPU提供两个40 Gbps的USB4或Thunderbolt 4端口；来自处理器的PCIe 5.0 x16 PEG插槽可借助lane switch分割为x8/x8等组合；两个CPU直连M.2 NVMe插槽均可配置为Gen 5。该消息为泄露信息，属计划中的产品路线图，原文未说明原因，无价格或供应数据。
立昂微公告预计2026年前三季度归属于上市公司股东的净利润为1.74亿元左右，同比扭亏为盈；预计归属于上市公司股东的扣除非经常性损益的净利润为1.33亿元左右，同比扭亏为盈。公司称半导体硅片板块盈利能力大幅改善，主要受益于产品结构升级、产销规模扩张及产品销售单价上涨等。上述数据为公司预计的业绩预告，并非已实现结果。
显示贴合设备制造商Shindo Eng Lab于当地时间10月15日在旧金山SEMICON West 2026上公布了一种芯片封装架构，将图形处理器（GPU）与高带宽存储器（HBM）垂直堆叠，中间夹一层约200微米厚的玻璃陶瓷中介层。该架构中GPU位于中介层上方、HBM位于下方，两者通过中介层中的垂直导电通孔连接；液冷模块分别置于GPU上方和HBM下方以相反方向散热；电力由底部印刷电路板（PCB）经金属柱输送至中介层并分配给两颗芯片。原文指出，当前AI半导体封装采用将GPU与HBM并排放置在硅中介层上的2.5D架构，垂直堆叠会缩短芯片间距离，但带来热量集中和热胀冷缩导致翘曲等挑战；Shindo声称其可调整热膨胀特性的玻璃陶瓷中介层结合两侧冷却可缓解这些问题。形成垂直导电通孔的技术为透过玻璃陶瓷通孔（TGCV），公司于9月发布，该工艺在玻璃陶瓷基板上用光刻同时形成孔洞图案并以铜填充；Shindo最初将TGCV作为倒装芯片球栅阵列（FC-BGA）基板中有机核心的潜在替代品提出。Shindo主要为显示面板与盖板玻璃贴合提供层压和真空贴合设备，此前无半导体基板业务经验。该公司已为该架构提交专利申请，并正与约10家公司进行技术讨论，已向其中部分公司提供样品；尚未披露其打算直接制造并销售中介层还是供应设备。Shindo一位官员表示，最终目标是实现以TGCV为基础技术、垂直集成GPU与HBM的3D架构，并计划将该结构提交给委外封测（OSAT）公司讨论潜在应用。该架构尚属提案阶段，未见量产或商业化实现。
Infineon 在 SEDEX 2026（于 2026 年 10 月 16 日在韩国首尔 COEX 举行）上推出其面向人形机器人手部的半导体解决方案，重点是微控制器（MCU）、功率半导体和触觉传感器，并展示了配备 MCU、氮化镓（GaN）功率半导体及功率/位置传感器的驱动板，可驱动最高 1.2 千瓦的电机，尺寸约 66 毫米。
QYResearch发布《2026年全球PMN-PT单晶行业总体规模、主要企业国内外市场占有率及排名》报告。据该报告统计，2025年全球PMN-PT单晶市场销售额达到6.96亿元，预计2032年将达到11.49亿元，年复合增长率（CAGR）为7.5%（2026-2032）。报告称中国市场近几年变化较快，但正文给出的中国2025年市场规模、全球占比及2032年预测数值均为空白（％占位符），未提供具体数字。报告列出主要企业包括CTS、Ceracomp Co.、JFE Mineral、TRS Technologies、Sinoceramics、IBULE PHOTONICS、上海怡英新材料科技有限公司、合肥科晶；产品类型分为Type A、Type B；应用涵盖超声波探头、无损检测(NDT)探头、执行器和传感器及其他。报告提到2025年美国关税体系将给全球经济带来重大不确定性，并评估贸易壁垒升级与多国反制措施的影响；发展趋势方面提及5G、物联网需求带动晶体生长工艺优化、医疗成像/精密定位/声呐系统/高性能传感器等应用拓展、政策支持推动产能扩张，以及环保法规对含铅材料的严格要求增加研发和生产成本。原文未说明原因；以上市场规模数字均为报告的统计与预测，非已实现结果。
原文为背景性描述：全球碳化硅（SiC）市场正处于工业规模化的关键节点，其驱动因素为汽车、AI数据中心和可再生能源领域需求上升。原文未给出任何价格、产能、企业、日期或具体事件，未说明原因，也未涉及任何计划、政策或交易事件。
英伟达Vera CPU团队在近期访谈中承认，过去多年云端基础设施为追求核心数量牺牲了单线程性能与IPC：行业从2010年代初期英特尔等厂商的高主频、少核心设计，转向超大规模云厂商崛起后x86厂商的多Chiplet布局，核心数大幅膨胀，但使用Chiplet后芯片上没有足够空间为每个核心做性能设计，单线程性能和IPC因此长期停滞。Agentic AI的爆发迫使这一趋势逆转：AI智能体在GPU与CPU之间高速循环执行任务，要求CPU在并发负载下保持强大单线程性能和可预测的低延迟，以避免昂贵的GPU闲置。为此，Vera CPU放弃Chiplet路线，将全部88个Olympus核心与176个线程集成在单晶粒上。据英伟达官方数据，Vera的单核性能最高可达AMD EPYC Venice的1.5倍，在智能体编排任务中比Sapphire Rapids快约2.2倍。
日本理化学研究所（RIKEN）及其合作团队在硅自旋量子比特并行控制方面取得实验进展，相关研究于2026年10月15日发表于《自然·物理》（Nature Physics），论文题为《硅自旋量子比特阵列中的高保真度单量子比特门并行操作》。研究团队使用包含五个硅自旋量子比特的实验装置，通过一条共享微波控制线路进行控制：经优化的器件设计和精细校准后，五个量子比特分别单独进行单量子比特操作时量子门保真度均超过99.99%，其中最好者接近99.999%；在最多三个量子比特同时操作时保真度维持在99.99%以上；五个量子比特全部同时运行时保真度约为99.9%。研究人员发现，并行操作时精度下降的一个重要原因是微波信号引起的量子态相位偏移，即交流斯塔克位移（AC Stark shift），并开发了基于量子比特两两校准的方案来补偿部分误差；剩余误差的一项重要来源被团队认为是驱动诱导退相干（drive-induced decoherence），仅靠相位补偿无法完全解决。研究人员指出，该实验仅在五个量子比特装置上验证，并不意味着已构建实用规模的量子计算机；该成果被视为利用现有半导体制造技术构建更大规模硅基量子处理器的重要一步，长期目标是实现基于硅自旋量子比特的容错量子计算机。
快科技10月19日消息，Intel下代Nova Lake-HX与Nova Lake-H移动处理器的封装布局近日首次曝光，信息来自Moore's Law Is Dead公布的裸片图片。据披露，Nova Lake-HX采用6芯片堆叠封装，核心配置为8个P核+16个E核+4个LPE核共28核，封装尺寸12×30mm，面积约360mm²；其中计算模块面积约104mm²，采用台积电N2P工艺，承载全部8P+16E共24个核心；图形模块采用Intel 3-E工艺，集成4个Xe核心，面积约26mm²；SoC枢纽模块和外围控制模块均采用Intel 18A-P工艺，面积分别为72mm²和58mm²，SoC枢纽模块承载4个LPE核；另有两颗被动填充模块，面积分别为21mm²和85mm²，用于物理支撑和散热均衡。Nova Lake-H的图形、SoC枢纽和外围控制模块与HX版完全相同，差异在计算模块和被动模块：H版计算模块面积缩至55mm²，承载4P+8E共12核，被动模块缩减至45mm²，封装尺寸12×23mm，面积约276mm²，比HX版短7mm。MLID还提到测量值与真实值误差在5%以内，且修改了数值以保护消息源；此外12 Xe配置将使用一个占据图形模块和相邻填充模块空间的单一芯片。该信息为第三方爆料，原文未说明产品发布时间。
快科技10月19日消息，REDMI K100已官宣10月27日发布，官方确认新机搭载骁龙8至尊版旗舰芯片，并首次加入游戏独显D2，形成"狂暴双芯"组合。骁龙8至尊版是高通首款采用自研Oryon CPU架构、台积电3nm工艺的旗舰平台，配2颗超大核与6颗性能核、Adreno 830 GPU；游戏独显D2为REDMI此前在至尊版机型上采用的定制独显芯片，承担硬件级画面超分与超帧补帧任务。官方确认屏幕升级为165Hz高刷电竞直屏。根据爆料（非官方确认），该机将升级为6.9英寸大屏直屏方案，搭载超级像素屏幕技术，内置10000mAh级硅碳负极电池（小米手机史上最大电池）并支持100W有线快充。官方已公布新机外观，推出与Pro同款的流萤绿配色，背部右侧有Bose调音标识。原文未说明原因（无价格/供应相关事件）。
美光正在为物理AI应用开发边缘推理内存（EIM），该内存通过将低功耗DRAM堆叠在逻辑芯片上以提高数据处理效率，预计将在2028年下半年实现量产。
快科技10月19日消息，在2026年OCP全球峰会上，英特尔分享其硅光子愿景并提出“金锤子”战略：宣称自己是唯一能够以300毫米磷化铟（InP）硅光子技术大规模服务整个行业的高量产晶圆厂，这些300毫米晶圆将承载面向高性能计算（HPC）和人工智能（AI）领域未来NPO与CPO功能所需的尖端硅材料。数据中心系统与解决方案副总裁尼克·杜贝称硅光子为下一代系统的“金锤子”，并表示关于硅光子成为行业标准的讨论已持续一段时间，英特尔及其团队正夜以继日地工作，力求在未来几年内将其变为现实——此为愿景与计划，尚未实现。原文给出的原因是：行业在传输距离、带宽密度和每比特能耗方面正触及极限，而硅光子能够同时解决这些问题。英特尔还表示拥有可构建可靠硅光子平台的集成工具（如集成激光器，可实现无需维护的集成光源），并将推动外部光源社区标准以提供美国晶圆厂制造的多波长光源；预计将显著降低所有数据传输的每比特能耗，估计光子学系统可使其降至每比特5皮焦耳以下；并认为硅光子将开辟一类新系统，在机架、节点和系统规模上实现更大灵活性与更好能效。上述均为英特尔的宣示与预期，不构成已实现的结果。
据Wccftech对英伟达Vera团队采访时披露（2026年10月19日报道），英伟达为其Vera CPU选择了单片式（monolithic）计算裸片，而非主要x86竞争对手所采用的chiplet架构；Vera还配备定制LPDDR5X内存子系统和英伟达第二代Scalable Coherent Fabric。原因方面，报道解释称与传统云端工作负载优先考虑高核心数和吞吐量不同，agentic AI需要强大的单线程性能、高内存带宽和低延迟，以快速执行顺序任务并保持GPU高利用率。单片式设计使CPU核心无需跨越chiplet之间边界即可通信，降低数据移动延迟。英伟达称Vera提供3.4 TB/s的双向（bisection）带宽，为其对比中领先的x86处理器的三倍；Vera性能为前代Grace的1.5倍；对于Python脚本和代码编译等顺序任务型agentic工作负载，公司宣称最高达领先x86处理器的2倍性能，几何平均基础上为1.6倍优势。Vera还引入Spatial Multithreading技术。英伟达最初主要将Grace CPU定位为GPU系统的主机处理器，但报道指出agentic AI和强化学习需求的增长促使其转向独立Vera CPU机架。另据中央社报道，英伟达个人计算高级副总裁Jeff Fisher在台湾接受采访时否认将停产旗舰GeForce RTX 5090显卡的传闻，称其不属实，并表示RTX 5090仍是英伟达将持续供应的关键产品；他承认供应紧张正影响整个全球行业而非仅英伟达，但称公司正尽一切可能将产品推向市场。TechPowerUp补充称，RTX 5090在其1,999美元的建议零售价（MSRP）附近仍难觅货，亚马逊和Newegg上的部分 listings 超过8,000美元。
原文为Critical Manufacturing联合创始人兼CEO Francisco Almada Lobo的访谈。公司2009年成立于葡萄牙波尔图，核心产品为以制造执行系统(MES)为核心的工业运营平台；自2018年起成为ASMPT的一部分。其最强应用领域为半导体后段与先进封装，且该领域需求增长最快。公司提到新产能正在美国、欧洲、印度和东南亚建设，并指出先进封装将前端复杂性带入后段。这是背景性访谈内容，原文未涉及任何元件价格变动、产能关停或政策事件。
据Jaykihn透露，Intel下代基于Nova Lake架构的Xeon E芯片将不采用混合架构，只包含一种核心类型，客户只能选全P核或全E核配置，不含低LPE功耗E核：全P核设计共五款型号，分别为4、6、8、12和16核；全E核设计四款，最高32核，另有4、8和16核版本。需要混合架构的边缘计算客户可购买常规Nova Lake-S桌面CPU。Nova Lake是Intel下一代桌面和移动平台，预计2027年Q1登陆，采用全新LGA1954插槽，命名采用酷睿Ultra 4000系列；桌面版采用混合架构，P核为Panther Cove，E核为Darkmont，单计算芯片版本最高28核心，三款BFC芯片配备最高144MB L3缓存对标AMD X3D；NPU算力此前泄露为73 TOPS，是Arrow Lake（13 TOPS）的5倍以上，超过Panther Lake的50 TOPS。文中指出，Xeon E放弃混合架构并非新策略，此前基于Raptor Lake架构的Bartlett Lake边缘计算芯片同样不含E核，但P核最高只有12核，桌面版只有8核；其原因据称为去掉E核后腾出空间塞入更多P核，边缘计算场景不需要E核处理后台轻负载线程，纯架构更符合边缘工作负载特征。
据SPIE Digital Library的技术分析，常规极紫外（EUV）光刻使用13.5纳米波长、通过反射光学系统配合定制光掩模，虽能以高产能打印极小特征，但每个新设计都需要昂贵的掩模组。无掩模EUV光刻提出不将图形存储在物理掩模上，而是使用可编程阵列或其他快速可寻址光学元件，将数字图形直接写入晶圆，从而避开电子束光刻串行逐点写入的速度瓶颈，缩短设计迭代周期并降低小批量生产的固定成本。文章指出该技术并非对EUV扫描仪或电子束工具的简单替代：EUV辐射被大多数材料强吸收，系统需在真空和专用反射光学下运行；可编程图形发生器需在EUV曝光下保持纳米级定位精度、控制热量与污染并避免缺陷；光刻胶在极小尺寸下的随机变异以及海量图形文件的实时处理也是挑战。首批成功应用可能是有选择性的，如快速原型、小批量先进器件、研究、掩模修复或特定关键层，而非全面取代大规模量产光刻。此内容为技术背景分析，不涉及具体厂商、产量、价格或订单数据。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |