SK海力士于周五表示，已展示其下一代人工智能（AI）内存技术，旨在将AI基础设施的边界扩展到传统高带宽内存（HBM）之外；相关技术于当地时间周二至周四在美国加州举行的OCP全球峰会2026上发布。该公司展区分为两部分：前区为“存储展区”，展示旗舰产品；后区为规模更大的“系统演示区”，重点呈现支持下一代服务器生态系统的存储解决方案。高级副总裁Kim Ho-sik介绍了MARS（以存储为中心的AI机架级系统），这是一种解耦式机架级架构，旨在实现计算资源与存储资源的无缝协同；并重点介绍了高带宽闪存（HBF）取得的进展。该公司还发布了基于Compute Express Link（CXL）3.2标准的第二代256GB存储产品，与上一代产品相比带宽提升至两倍以上，能效提高约30%。
SK海力士参加了2026年10月12日至15日在加州圣何塞举行的OCP全球峰会，展示了下一代内存解决方案并提出以内存为中心的AI时代服务器系统方向。展会现场，SK海力士公开了第二代CMM-DDR5（256GB，基于CXL 3.2），称与上一代相比带宽提高一倍以上（80GB/s）、能效提升约30%；并演示了CXL池化内存在AI代理服务、KV缓存共享等场景的效果。原文说明的背景是：随着AI处理的数据量爆炸式增长，数据瓶颈成为新的挑战。SK海力士还展示了HBM4/HBM4E/HBM3、HBF、服务器DDR5 RDIMM（256GB/128GB/96GB/64GB）及eSSD产品组合。文中另提及去年9月SK海力士与NAVER Cloud签署业务协议，以及PS1110 E3.S与PS1101 E3.S目前处于按序开发中。
三星电子于10月12日在加利福尼亚举行的开放计算项目（OCP）全球峰会上公布其下一代内存战略，三星DS部门内存业务AE团队副总裁Shim Ho-joon提出速度、可扩展性和持久性三大战略重点。原文给出的原因是：随着AI模型增长，其需处理的数据量不断增加，Shim表示内存容量扩展和数据存储技术正变得与内存带宽同等重要。三星计划通过第八代高带宽内存（HBM5）、定制HBM、zHBM和处理内存（PIM）技术提升数据处理速度与计算效率；利用CMM-D和基于CXL的技术扩展AI系统内存容量并提升数据管理效率；下一代SSD、QLC技术和FDP将增加AI数据存储容量并改善管理效率。上述均为计划内容，属于战略公布而非已实现的结果。此外，三星展示了与Nvidia合作的成果，展出Groq晶圆（Nvidia的语言处理单元LPU）和Groq 3 LPX系统，其代工业务使用4纳米工艺制造Groq芯片；三星还与AMD联合演示了基于CXL的内存扩展解决方案，双方正与全球客户在产品开发早期阶段合作设计并扩大技术验证。
三星电子周二宣布了旨在提升人工智能（AI）基础设施性能的下一代内存与存储技术战略，概述了高性能存储器、基于CXL的存储扩展技术以及利用新一代SSD的数据存储与管理解决方案三大关键技术方向。
据ZDNet报道，三星电子与AMD在OCP Global Summit 2026上演示了基于Compute Express Link（CXL）的内存扩展解决方案，该方案采用三星基于CMM-D的内存池化技术，可使多个系统更高效地共享内存资源并灵活扩展容量。据NewsPim，三星将基于CXL的内存扩展视为克服传统系统容量限制的途径，尤其是随着AI代理推高推理所需内存。此次演示之前，三星与AMD于3月签署谅解备忘录，以扩大在下一代AI内存与计算技术上的合作；据The Korea Times，AMD CEO苏姿丰在10月7日访问韩国期间也与三星讨论了内存和代工技术方面的潜在合作（属讨论，非已确定合作）。在活动上，三星概述了扩展其AI内存与存储产品组合的计划，包括HBM5、定制HBM、zHBM、处理内存（PIM），以及CMM-D和基于CXL的方案，并推进包括四层单元（QLC）NAND与灵活数据放置（FDP）在内的下一代SSD技术，还展示了KV缓存优化与Direct Storage技术；此外通过Samsung MAX Lab让客户在商业化前在真实AI工作负载下评估PIM、CMM-D和下一代SSD等新兴技术。三星还展示了采用三星代工4nm工艺量产的Groq LPU晶圆和NVIDIA的Groq 3 LPX系统，以及一枚采用其2nm环绕栅极（GAA）工艺制造的晶圆。
AMD详述了其即将推出的Zen 6处理器中一项较少被讨论的硬件功能——IBS内存分析器。AMD工程师Bharata Bhasker Rao于10月5日在布拉格举行的Linux Plumbers Conference（LPC）2026上进行了介绍。基于指令采样（IBS）是AMD现有的分析硬件，Zen 6增加了一个独立的、更轻量的实例，仅对数据内存访问进行采样；每个采样会将访问的物理地址交给内核，并显示数据来自DRAM还是CXL等外部内存。AMD的EPYC 9006 "Venice"芯片支持通过CXL 3.1扩展内存。AMD希望将分析器的采样输入pghot（一个拟议中的热页跟踪内核子系统）；pghot补丁仍在开发中。测试结果喜忧参半：在配备256个逻辑CPU和256 GB CXL内存的测试系统上，XSBench相对无分层基线达到4.57倍（现行方法为1.18倍），Graph500达到3.17倍（现行方法为2.34倍），Redis没有提升，NAS BT略落后；每folio提升成本在一次开销测试中从26.1微秒降至15.8微秒，但该基准测试慢了约5%。这些是AMD自己的数据，幻灯片未列出该分析器的虚拟化支持。EPYC Venice已在生产中，云部署预计在今年晚些时候。
You've reached the end
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |