ETH提出可编程内存控制器支持DRAM技术
ETH Zürich等机构提出“Terracotta”可编程内存控制器以促进新DRAM技术。该技术旨在解决DRAM在性能、能效和鲁棒性方面的限制，支持在DRAM内计算。
利多
长期技术演进但无短期供需影响。
- Impact score
- 5 / 100, low impact
ETH Zürich等机构提出“Terracotta”可编程内存控制器以促进新DRAM技术。该技术旨在解决DRAM在性能、能效和鲁棒性方面的限制，支持在DRAM内计算。
长期技术演进但无短期供需影响。
伦斯勒理工学院与IBM Watson研究中心联合发布REACH技术，旨在降低HBM ECC控制器开销。该技术通过控制器管理长跨度纠错码，以应对HBM成本带来的更强保护需求。
HBM技术演进，对短期现货价格无直接影响。
CXMT在AMD平台实现DDR5-8800超频，逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布，但已获Colorful等品牌采用。
技术突破显示国产存储竞争力提升，但短期对现货价格影响有限。
NVM Express联盟更新11项NVMe规范，新增PCIe导出NVM子系统迁移功能。该功能旨在简化虚拟机迁移并支持后量子密码学，提升存储虚拟化能力。
技术规范升级利好NVMe SSD产业链长期发展，但短期无供需影响。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组，将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺，制造平面螺旋或环形微型电感器，减少寄生电阻和电感。
第3部分详解CXL内存扩展器验证流程，涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
文章指出触觉感知是物理AI的关键瓶颈，机器人需通过多模态传感实现安全交互。这预示着触觉传感器和力传感器在机器人领域的需求将显著增长。
触觉传感器需求前景看好。
三星计划2026年底量产CXL 3.2内存模块，SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈，两家厂商正开发CXL技术以扩展AI内存。
长期技术演进，对当前现货价格无直接冲击。
VerifAIX推出基于形式化验证的AI系统，旨在自动化芯片设计流程。该工具结合大语言模型与数学算法，解决传统验证中的信任与错误问题。
属于技术趋势，暂无明确的供需或价格影响。
JEDEC发布JESD330-4标准，定义SPHBM4接口，利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。
有机基板成本低于硅基板，有望降低HBM4模组成本并提升堆叠数量。
智谱AI创始人唐杰宣布启动“摸高计划”，计划投入百亿级资源攻坚机械可解释性，聚焦长程任务与自治智能体系统等AGI研究。在行业普遍加速商业变现的背景下，智谱选择回归基础模型研究，挑战技术极限。
Meta部署自研Vistara ASIC，将DDR4内存桥接至仅支持DDR5的AMD Turin服务器，单机总容量达1TB。针对DDR5价格飙升及供需失衡，Meta通过CXL 2.0技术回收旧服务器DDR4模块以降低硬件成本。
DDR4生命周期延长及CXL技术在企业级内存扩展中的应用趋势。
台积电在2026年欧洲技术研讨会上公布A12、A13及N2U工艺路线图，目标在先进封装中提升48倍晶体管密度。此次更新通过设计-技术协同优化（DTCO）和背供电技术，旨在提升能效并支持未来AI算力需求。
该路线图虽预示未来先进制程需求，但未涉及当前现货价格或产能变动。
该文展示了将电弧故障模型从实验室环境移植至微控制器（MCU）的部署流程。随着边缘计算需求增长，如何在资源受限的MCU上高效运行AI模型成为技术难点。
此为技术趋势，对MCU现货价格无直接冲击。
JEDEC预览LPDDR6标准更新，计划引入x6窄接口以提升单封装容量，并瞄准512Gb单颗密度，旨在满足数据中心AI训练与推理的内存需求。背景是LPDDR6标准正从移动平台扩展至加速计算领域，并同步开发SOCAMM2模块及PIM（存内计算）标准。
此为远期技术规划，对当前LPDDR5/5X现货供应、价格及采购策略无直接影响。
三家固态变压器初创公司融资2.8亿美元，多家巨头加码该技术。该技术利用SiC/GaN等宽禁带半导体，旨在替代传统变压器以实现800V DC数据中心配电。
长期功率半导体需求增长，但当前现货价格无直接影响。
OMC为一家能源分销商完成大批量定制化工业光纤数据链路订单，高压应用需求上升。公司通过引入协作机器人将产能提升至多10倍，并强调其整合发射/接收器与光缆组件的专长可确保100%链路一致性。
/利多/关注：中性，此为特定公司的技术应用案例，未提及影响通用半导体元件贸易的价格、短缺或产能变动。
NXP扩大使用Arteris NoC IP以支持复杂边缘AI架构。随着异构计算平台需求增长，片上互连架构成为设计关键。
无直接供需影响。
PCIe 8.0技术旨在提升数据传输速率并协调PHY与控制器层。随着数据速率增加，保持可靠连接需要仔细协调。
英特尔下一代'Nova Lake'处理器将采用Xe3显卡及Xe3P显示/媒体引擎，并原生支持DDR5-8000 MT/s。该产品预计于2026年底至2027年初推出，此前传闻的Xe4架构IP已被证实为Xe3P。
未来产品架构升级，对当前现货市场供需无直接影响。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |