德国初创公司NexiGO获200万欧元融资研发氧化镓功率半导体，目标是将充电时间缩短至10分钟以内。该技术较碳化硅效率提升10倍，成本仅为四分之一。利多：该技术验证为宽禁带半导体未来应用提供新方向，但短期无供应冲击。

JEDEC发布JESD330-4标准，定义SPHBM4接口，利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。利多：有机基板成本低于硅基板，有望降低HBM4模组成本并提升堆叠数量。

前NVIDIA研究员Mark Ren创立Agentrys并发布Agentic Design Automation (ADA)平台，旨在利用AI代理自动化芯片设计流程。该技术通过理解规格生成RTL和脚本，提升工程生产力。中性。

SK海力士、TetraMem与南加州大学合作开发基于忆阻器的存内计算SoC。该芯片旨在提升边缘AI能效，但理论峰值仅2.54 TOPS，远低于Copilot+要求。关注：作为实验性技术验证，目前对现货价格及供需无直接影响。

Navitas Semiconductor否认Wolfspeed在特拉华州提起的专利侵权指控，表示将坚决辩护并预计胜诉。该诉讼涉及GaN功率IC和SiC技术。关注 - 法律纠纷引入不确定性，但短期内不影响供需基本面。

MIPS宣布押注RISC-V和ARC AI用于汽车与工厂机器人的物理AI。此举标志着传统架构向RISC-V生态的迁移。利多RISC-V与ARC IP授权需求，但缺乏具体数据支撑。

摩尔实验室推出AI原生芯片开发平台，包含SpecAgent、VerifAgent等智能体。该平台旨在解决芯片设计复杂度激增及验证工程师短缺的工程瓶颈。关注：技术趋势，暂无直接供需或价格影响。

Wolfspeed起诉Navitas侵犯多项SiC专利。案件针对Navitas广泛产品线，引发行业对知识产权竞争的担忧。关注后续法律进展及对供应链的潜在影响。

CPO技术需从器件设计转向全电光路径实现，封装PDK成为关键缺失环节。随着AI基础设施对带宽和功耗要求提升，单纯提升光器件性能已不足以支撑系统级集成。关注CPO产业链设计工具与封装工艺的协同演进。

北京大学团队开发出首个全碳纳米管CFET数字逻辑电路，峰值电压增益达164。该成果采用无掺杂CMOS技术解决了驱动能力失配问题，展示了高稳定性与低功耗特性。利多：标志着碳纳米管作为后硅时代通道材料的重大技术进展，但短期内无商业量产影响。

英特尔计划推出双面供电的14A Gen2工艺，将金属间距压缩至21纳米。此举旨在应对台积电与三星的1.4纳米技术攻势。关注：英特尔代工竞争力提升，但量产时间表仍存不确定性。

关注英特尔拟为14A2工艺采用双面供电以应对M0晶圆间距缩小至21nm的光刻限制。此举旨在提升密度以增强竞争力，但属于研发技术调整，尚未对现货供应或价格产生直接影响。

华为更新韬定律论文，麒麟2026功耗降41%。通过逻辑折叠和TSV下移等技术路径，从几何缩微转向时间缩微。关注：这是技术路线图，非即时供需影响。

三星将1.4nm节点量产时间推迟至2029年。此举旨在优先发展2nm SF2及SF2P工艺产能。关注：技术路线图调整，短期供应无实质影响。

东北大学在超宽禁带半导体基板的大尺寸化方面取得进展。该技术旨在解决当前基板尺寸限制问题，提升功率器件性能。中性。目前属于技术研发阶段，尚未对现货价格产生直接影响。

AI封装瓶颈正从基板向硅片级集成转移。CoWoS架构虽成熟但暴露了现代封装堆栈的极限。此为技术趋势分析，暂无直接价格影响。

三星电子将1.4nm量产推迟至2029年，并将Exynos 2800处理器工艺从1.4nm切换至2nm。此举旨在优先发展2nm工艺并提升良率。关注：三星推迟1.4nm量产及Exynos 2800节点切换，显示其战略重心转向良率优化而非激进制程。

Solidigm VP Avi Shetty 展望未来技术，包括 PCIe 6.0 SSD 和液冷存储。这是技术路线图讨论，而非供应链冲击。中性。

S2C与Andes Technology在COMPUTEX 2026展示RISC-V IP与FPGA原型验证协同效应。双方利用Andes AX66处理器和S2C Prodigy S8-100平台在AMD Versal SoC上运行LLM。利多：验证技术进步推动RISC-V生态发展，但短期无现货价影响。

文章提出AI光子学需关注电光实现走廊(EORC)概念。单一器件性能不足以支撑AI基础设施，需整合热学、力学及材料约束。关注：该框架将推动硅光子及共封装光学技术向系统级集成发展。