ETH提出可编程内存控制器支持DRAM技术
ETH Zürich等机构提出“Terracotta”可编程内存控制器以促进新DRAM技术。该技术旨在解决DRAM在性能、能效和鲁棒性方面的限制,支持在DRAM内计算。
长期技术演进但无短期供需影响。
- Impact score
- 5 / 100, low impact
ETH Zürich等机构提出“Terracotta”可编程内存控制器以促进新DRAM技术。该技术旨在解决DRAM在性能、能效和鲁棒性方面的限制,支持在DRAM内计算。
长期技术演进但无短期供需影响。
ChipAgents与ADI展示AI验证加速,Bug定位缩短至分钟级。面对芯片设计复杂度激增与工程人力不足的矛盾,Agentic AI通过多智能体系统优化验证流程。
该技术趋势主要提升研发效率,对短期供需与价格影响有限。
文章提出工程状态连续性是半导体研发的关键。作者强调从设计到量产的各阶段需保持紧密关联。
该理论探讨对当前现货价格或产能无直接影响。
伦斯勒理工学院与IBM Watson研究中心联合发布REACH技术,旨在降低HBM ECC控制器开销。该技术通过控制器管理长跨度纠错码,以应对HBM成本带来的更强保护需求。
HBM技术演进,对短期现货价格无直接影响。
Plessey采用yieldWerx平台管理单晶MicroLED晶圆的百亿级数据点,解决AR显示器的良率挑战。该系统通过空间分析处理海量缺陷检测数据。此技术案例展示了高密度显示制造中良率管理的复杂性,对短期现货价格无直接影响。
先进节点时钟网络设计正从单纯的时序收敛转向更复杂的电气分析。随着电压降低和互连效应增加,简单的时序收敛已不足以应对5nm、3nm及以下工艺的挑战。这对芯片设计中的抖动、占空比和电源噪声管理提出了更高要求。
Keysight首席技术官Jonathan Wright探讨多物理场工作流与AI的融合,指出当前工程团队在AI验证方面存在盲区。
工程软件领域的技术演进趋势。
Siemens EDA在DAC 2026更新Questa One,引入AI驱动的验证和更快的引擎。该工具旨在提高SoC和3D IC设计的生产力,并集成Tessent DFT以缩短仿真时间。
(中性):该更新提高了设计效率,但尚未改变芯片的现货价格或供应基本面。
英伟达扩展Agent工具包,新增PhysicsNeMo物理AI层与CUDA-X数值计算库。该工具旨在构建自主工程系统,连接推理模型与物理仿真及EDA工具。
关注EDA软件与AI算力需求趋势。
CXMT在AMD平台实现DDR5-8800超频,逼近SK海力士顶尖水平。尽管CXMT首颗DDR5 IC于2025年11月才发布,但已获Colorful等品牌采用。
技术突破显示国产存储竞争力提升,但短期对现货价格影响有限。
NVM Express联盟更新11项NVMe规范,新增PCIe导出NVM子系统迁移功能。该功能旨在简化虚拟机迁移并支持后量子密码学,提升存储虚拟化能力。
技术规范升级利好NVMe SSD产业链长期发展,但短期无供需影响。
DAC 2026 Troublemaker Panel上,EDA高管展示AI设计流程成熟度,L5完全自主设计成为现实。John Cooley今年提问更侧重信息量而非娱乐性,嘉宾引用真实客户数据。利好EDA工具厂商长期技术竞争力,但短期无直接供需冲击。
BEOL集成磁技术通过在CMOS晶圆上沉积磁薄膜和导电绕组,将无源元件嵌入半导体制造工艺。该技术利用标准金属互连步骤和低温沉积工艺,制造平面螺旋或环形微型电感器,减少寄生电阻和电感。
第3部分详解CXL内存扩展器验证流程,涵盖系统RAM与设备DAX集成模式及调试工具使用。文章回顾了引导路径以区分传输缺陷与配置错误。
CXL内存扩展器技术验证进展。
三星计划2026年底量产CXL 3.2内存模块,SK海力士展示CXL 3.2样品。针对HBM和DDR容量瓶颈,两家厂商正开发CXL技术以扩展AI内存。
长期技术演进,对当前现货价格无直接冲击。
JEDEC发布JESD330-4标准,定义SPHBM4接口,利用4:1串行化将信号从2048降至512。该标准允许在有机基板上使用HBM4同款DRAM颗粒。
有机基板成本低于硅基板,有望降低HBM4模组成本并提升堆叠数量。
前NVIDIA研究员Mark Ren创立Agentrys并发布Agentic Design Automation (ADA)平台,旨在利用AI代理自动化芯片设计流程。该技术通过理解规格生成RTL和脚本,提升工程生产力。
Nvidia Research发布名为HORIZON的框架,将硬件设计视为代码库级别的演化。该框架旨在通过Markdown工具和可执行评估器实现硬件设计的自动化迭代。
此为技术趋势类研报,目前对现货价格及产能无直接影响。
Meta部署自研Vistara ASIC,将DDR4内存桥接至仅支持DDR5的AMD Turin服务器,单机总容量达1TB。针对DDR5价格飙升及供需失衡,Meta通过CXL 2.0技术回收旧服务器DDR4模块以降低硬件成本。
DDR4生命周期延长及CXL技术在企业级内存扩展中的应用趋势。
文章提出AI光子学需关注电光实现走廊(EORC)概念。单一器件性能不足以支撑AI基础设施,需整合热学、力学及材料约束。
该框架将推动硅光子及共封装光学技术向系统级集成发展。
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |