GMS发布MOSA兼容Thunderbolt™启用的Expansion™模块
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
- Related manufacturers
- General Micro Systems (GMS)
- Impact score
- 60 / 100, medium impact
General Micro Systems (GMS) 今日发布其 MOSA 兼容的智能外围 Expansion™ 模块，这是一系列雷电™ 使能的子系统。
据Wccftech对英伟达Vera团队采访时披露（2026年10月19日报道），英伟达为其Vera CPU选择了单片式（monolithic）计算裸片，而非主要x86竞争对手所采用的chiplet架构；Vera还配备定制LPDDR5X内存子系统和英伟达第二代Scalable Coherent Fabric。原因方面，报道解释称与传统云端工作负载优先考虑高核心数和吞吐量不同，agentic AI需要强大的单线程性能、高内存带宽和低延迟，以快速执行顺序任务并保持GPU高利用率。单片式设计使CPU核心无需跨越chiplet之间边界即可通信，降低数据移动延迟。英伟达称Vera提供3.4 TB/s的双向（bisection）带宽，为其对比中领先的x86处理器的三倍；Vera性能为前代Grace的1.5倍；对于Python脚本和代码编译等顺序任务型agentic工作负载，公司宣称最高达领先x86处理器的2倍性能，几何平均基础上为1.6倍优势。Vera还引入Spatial Multithreading技术。英伟达最初主要将Grace CPU定位为GPU系统的主机处理器，但报道指出agentic AI和强化学习需求的增长促使其转向独立Vera CPU机架。另据中央社报道，英伟达个人计算高级副总裁Jeff Fisher在台湾接受采访时否认将停产旗舰GeForce RTX 5090显卡的传闻，称其不属实，并表示RTX 5090仍是英伟达将持续供应的关键产品；他承认供应紧张正影响整个全球行业而非仅英伟达，但称公司正尽一切可能将产品推向市场。TechPowerUp补充称，RTX 5090在其1,999美元的建议零售价（MSRP）附近仍难觅货，亚马逊和Newegg上的部分 listings 超过8,000美元。
作者根据Texas Instruments的一份新闻稿介绍，该公司推出RES80A-Q1，这是一款50-MΩ精密电阻分压器，可用于高达2,000 V DC的极高电压，且已通过AEC-Q200汽车级无源元件认证，主要用途是高压EV电池包中为车辆电池管理系统（BMS）提供电压数据。该器件采用高性能模拟晶圆工艺和SiO2绝缘层封装，8引脚SOIC封装标称尺寸7.5 mm × 5.85 mm，高低压引脚间爬电和电气间隙至少8.5 mm；每个分压器的实测比值与标称值之差在±0.1%（最大）以内，规定温度范围和老化条件下的累积漂移仅±0.2%（最大），未经校准的RES80A-Q1的寿命容差保持在±0.3%（最大）范围内。文章背景性讨论了汽车（尤其是EV）对无源元件性能要求提升，以及该类标准目录器件可被非汽车设计采用，同时指出汽车复杂化带来的维修与供应链挑战；文中未包含任何价格变动、产能或供需数据。
Microchip Technology推出辐照耐受型氮化镓(GaN)点-of-load(POL)转换器POL-05-20S-T,面向航天处理系统。该器件可提供最高20A连续输出电流，采用紧凑表贴封装，尺寸为1.51 × 1.51 × 0.45英寸，重量25 g,输入电压范围4.75 V至13.2 V,输出可在0.7 V至5 V之间调节，工作温度范围为满载时−55°C至+100°C。辐照耐受规格方面，Microchip规定了总电离剂量(TID)高达50 krad暴露前后的电气参数，并在线性能量转移(LET)高达43 MeV·cm²/mg水平下对单粒子效应(SEE)进行了表征。该产品面向FPGA、微控制器、ASIC等处理密集型器件的核芯电压轨等大电流、快速瞬变负载，现已有量产数量的供货。
SK hynix公布了名为Hynix Transaction Processing Unit (H-TPU)的自研微核心计划，旨在降低对高功耗CPU核心的依赖。该计划于ISOCC 2026（国际SoC设计会议）上由公司SoC设计副总裁Koo In-jae披露，尚属计划而非已落地产品：H-TPU尚未在实际企业级SSD控制器产品中得到验证，且未给出日期。H-TPU采用四级顺序执行流水线，置于集群中处理读写命令处理、元数据管理与缓冲控制等重复性I/O工作，总数量超过100颗；管理任务仍留给传统Arm CPU，是卸载而非替代。据称每颗H-TPU功耗仅约为通用CPU核心的2.5%，面积约为其4%（报道未指明对比所用的CPU核心）。报告所称原因是SSD控制器CPU在功耗和面积上已达极限，且PCIe带宽每代翻倍而控制器CPU时钟和控制能力无法跟上。SK hynix据报道计划将H-TPU应用于其NAND产品（包括下一代企业级SSD控制器）以及高带宽闪存（HBF），据报道HBF预计明年推出；H-TPU据报道已用于Nvidia与SK hynix合作的AIN P项目（Nvidia称为'Storage Next'）。
AMD详述了其即将推出的Zen 6处理器中一项较少被讨论的硬件功能——IBS内存分析器。AMD工程师Bharata Bhasker Rao于10月5日在布拉格举行的Linux Plumbers Conference（LPC）2026上进行了介绍。基于指令采样（IBS）是AMD现有的分析硬件，Zen 6增加了一个独立的、更轻量的实例，仅对数据内存访问进行采样；每个采样会将访问的物理地址交给内核，并显示数据来自DRAM还是CXL等外部内存。AMD的EPYC 9006 "Venice"芯片支持通过CXL 3.1扩展内存。AMD希望将分析器的采样输入pghot（一个拟议中的热页跟踪内核子系统）；pghot补丁仍在开发中。测试结果喜忧参半：在配备256个逻辑CPU和256 GB CXL内存的测试系统上，XSBench相对无分层基线达到4.57倍（现行方法为1.18倍），Graph500达到3.17倍（现行方法为2.34倍），Redis没有提升，NAS BT略落后；每folio提升成本在一次开销测试中从26.1微秒降至15.8微秒，但该基准测试慢了约5%。这些是AMD自己的数据，幻灯片未列出该分析器的虚拟化支持。EPYC Venice已在生产中，云部署预计在今年晚些时候。
Rambus Inc. 在 AI Infra Summit 召开前发布新闻公告，并在峰会上展示其支持 Caliptra 规范的新款量产级 CryptoManager Root of Trust 安全 IP。该方案以未经修改的开源 Caliptra 核心为基础构建硬件级安全编排，通过集成安全 RISC-V 处理器、受保护内存、专用加密加速器及专用驱动程序，将安全可见性扩展到整个 SoC。原文说明的原因是：开源规范到可量产、可商业部署的硅实现之间存在差距，开放核心缺乏平台级安全编排，且芯片厂商独立承担集成与进度风险。该方案涵盖物理攻击防御（侧信道分析与故障注入对策）、面向 ML-KEM 与 ML-DSA 等后量子密码标准的加密敏捷性，以及 FIPS 140-3、PSA、SESIP 等认证就绪性。
You've reached the end
Whose chips are really inside the hottest new products? We open them up and show you, one part at a time.
All teardowns| Analog | $0.68 | −5.9% |
|---|---|---|
| Connector | $0.75 | +0.2% |
| CPU | $386.74 | −21.3% |
| DDR4 | $88.40 | −0.2% |
| DDR52026-W13 | $14.89 | −11.2% |
| GPU | $478.20 | +8.2% |
| MCU | $0.68 | −61.7%Unusual |
| MLCC | $0.01 | +54.0%Unusual |
| MOSFET | $0.12 | −82.8%Unusual |
| PMIC2026-W13 | $0.44 | −12.5% |
| SSD/HDD | $288.43 | n/a |