研究评述：基于机器学习的CPU微架构级功耗建模，BOOM在CoreMark基准上任一时钟周期平均功耗估计误差低于4%

发生了什么

一篇研究评述文章介绍了2023年发表于IEEE Transactions on Computers的论文《Machine Learning-Based Microarchitecture-Level Power Modeling of CPUs》，作者来自UT Austin以及德国的Hyperstone和U Stuttgart，该论文已有18次引用，是对2021年一篇学习型功耗建模论文（从固定功能加速器扩展到可编程顺序与乱序CPU）的延续。方法上，作者训练决策树模型在低层CPU构建模块（如取指、译码、load-store）上预测单个时钟周期的功耗，使用post-P&R门级网表和仿真轨迹的金标准功耗数据进行训练，再将模型分层组装以从完整设计的周期精确微架构仿真轨迹构建周期精确功耗曲线；文中早前部分也提到该学习方法基于DNN。结果基于两个开源设计（简单顺序CPU和复杂乱序CPU BOOM），实现于开源45nm工艺和库：仅用8个非常简单测试程序（如快速排序、汉诺塔、Dhrystone）的20k周期训练数据，BOOM在CoreMark基准上任一时钟周期的平均功耗估计误差低于4%；在单个构建模块分辨率下，任一时钟周期80%的模块误差在15%以内；决策树处理运行开销可忽略。评述还引述：BOOM处理器（约460K标准单元）的门级参考功耗估计需40-65小时（2-3周期/秒），而使用学习模型加基于Verilator的仿真为7-9小时，加速约5-9倍；CoreMark上3.6%的MAE是归一化到整个CPU平均功耗，并非每个周期都在3.6%以内，且各模块精度差异大（ALU 15%、issue单元18%、memory issue单元23%）；模型校准依赖特定综合与布局布线设计，作者未提供跨不同实现保持精度的证据，其对设计空间探索的适用性尚不清楚。

影响与信号

受影响器件与厂商

来源与时间

来源：SemiWiki · 2026/10/29 · 查看原始来源